V58C2256(804/404/164)S
列解码器
感测放大器&我( O)总线
列解码器
感测放大器&我( O)总线
列解码器
感测放大器&我( O)总线
BANK 0
银行1
2银行
列解码器
感测放大器&我( O)总线
CKE
CK , CK
DLL
频闪
将军
数据选通
的DQ
V58C2256 ( 804/404/164 )S版本1.4 2002年十月
4
QFC
CAS
RAS
WE
DM
CK
CK
CS
CILETIV LESO M
V
茂矽
制成的
58
C
2 256(80/40/16) 4
S
X牛逼XX
DDR SDRAM
CMOS
2.5V
256MB, 8K刷新
x8, x4, x16
4银行
SSTL
速度
6 ( 133MHz@CL2.5 ) )
7 ( 143MHZ@CL2.5 ) )
75(133MHz@CL2.5)
8 ( 125MHZ@CL2.5 )
部件
包装, T = TSOP S = BGA SOC
部件
REV A级= 0.14u
框图
列地址
64M ×4
行地址
A0 - A12 , BA0 , BA1
A0 - A9 , A11 , AP , BA0 , BA1
列地址
计数器
列地址
卜FF器
行地址
卜FF器
刷新计数器
行解码器
存储阵列
行解码器
存储阵列
行解码器
存储阵列
行解码器
存储阵列
3银行
8192 x 1024
x8
8192 x 1024
x8
8192 x 1024
x8
8192 x 1024
x8
输入缓冲器
输出缓冲器
控制逻辑&定时发生器
DQ
0
-DQ
3