V436632S24V
框图
WE
CS0
DQM0
I/O1–I/O8
10
DQM1
I/O9–I/O16
10
CS2
DQM2
I/O17–I/O24
10
DQM3
I/O25–I/O32
10
E
2
PROM SPD （ 256字×8位）
SCL0
SA2
SA1
SA0
SDA
WP
47K
CILETIV LESOM
V
茂矽
制成的
模块型号信息
4
3
66
32
S
2
4
V
X
T
摹 - XX
速度
75PC = PC133 CL3,2
75 = PC133 CL3
10PC = PC133 CL3,2
无铅封装
G =金
SDRAM
3.3V
宽度
深度
168 PIN UNBUFFERED
DIMM X8 COMPONENT
刷新
率8K
部件
包装， T = TSOP
COMPONENT A = 0.17um
REV B级= 0.14um
LVTTL
4银行
DQM我们
I/O1–I/O8
DQM我们
I/O1–I/O8
CS
D0
CS
D1
DQM4
I/O40–I/O33
10
DQM5
I/O48–I/O41
10
DQM我们
I/O1–I/O8
DQM我们
I/O1–I/O8
CS
D4
CS
D5
WE
DQM
I/O1–I/O8
WE
DQM
I/O1–I/O8
CS
D2
CS
D3
DQM6
I/O49–I/O56
10
DQM7
I/O57–I/O64
10
CKE0
RAS
CAS
WE
A(11:0)
BA0 ， BA1
WE
DQM
I/O1–I/O8
WE
DQM
I/O1–I/O8
CS
D6
CS
D7
CKE ： SDRAM D0 - D7
RAS ： SDRAM D0-D7
CAS ： SDRAM D0 - D7
WE： SDRAM D0-D7
A（ 11 ： 0 ） ： SDRAM D0 - D7
BA0 ， BA1 ： SDRAM D0 - D7
D0-D7
C0-C17
D0-D7
时钟布线
时钟输入
CLK0
CLK1
CLK2
CLK3
负载
5 SDRAM
终止
SDRAM的4 + 3.3pF帽
终止
V
CC
V
SS
V436632S24V 1.0版2002年1月
3
MOSEL [ MOSEL VITELIC, CORP ]
