V54C3256(16/80/40)4V(T/S/B)
V 54 C 3 256XX 4 V B L S
Mosel Vitelic
Manufactured
Speed
6 ns
Device
7 ns
8 ns
Number
SYNCHRONOUS
DRAM FAMILY
Special
Feature
SOC BGA
Component Package
for 0.14um only
C=CMOS Family
3.3V, LVTTL INTERFACE
256Mb(8K Refresh)
L=Low Power
4 Banks
Component Rev Level A=0.17um
B=0.14um
V=LVTTL
Description Pkg.
Pin Count
SOC BGA
S
60
256 Mb SDRAM Ball Assignment
(60-Ball SOC BGA)
PIN A1 INDEX
X16
X8
X4
X4
X8
X16
1
2
1
2
1
2
1
2
1
2
1
2
DQ15
DQ14
VDDQ
DQ11
DQ10
VDDQ
NC
VSS
DQ7
VSS
NC
VSS
VDD
VDDQ
DQ0
NC
NC
VDD
DQ0
VDD
VDDQ
DQ2
DQ3
VDDQ
DQ6
DQ7
VDD
WE#
RAS#
NC
DQ0
A
B
C
D
E
F
A
B
C
D
E
F
VSSQ
DQ13
DQ12
VSSQ
DQ9
DQ8
VSS
DQMH
CLK
CKE
A9
NC
VSSQ
DQ6
NC
NC
VDDQ
NC
VSSQ
DQ3
NC
NC
VSSQ
NC
VDDQ
DQ1
NC
NC
VSSQ
DQ2
NC
DQ1
VSSQ
DQ4
DQ5
VSSQ
NC
VDDQ
DQ5
NC
VSSQ
DQ4
NC
NC
VSSQ
DQ2
NC
VDDQ
DQ1
NC
NC
VDDQ
DQ3
NC
VDDQ
NC
VDDQ
NC
VSSQ
NC
VSSQ
NC
G
H
J
G
H
J
NC
NC
VSS
DQM
CLK
CKE
A9
NC
VSS
DQM
CLK
CKE
A9
VDD
WE#
RAS#
NC
NC
VDD
WE#
RAS#
NC
NC
DQML
CAS#
NC
NC
NC
NC
CAS#
NC
CAS#
NC
NC
NC
NC
K
L
K
L
A12
A11
A8
A12
A11
A8
A12
A11
A8
CS#
BA0
A10
A1
CS#
BA0
A10
A1
CS#
BA0
A10
BA1
A0
BA1
A0
BA1
A0
M
N
P
R
M
N
P
R
A7
A7
A7
A6
A5
A6
A5
A6
A5
A2
A2
A2
A1
A4
VSS
A4
VSS
A4
VSS
VDD
A3
VDD
A3
VDD
A3
TOP VIEW
(See Ball through the Package)
V54C3256(16/80/40)4V(T/S/B) Rev. 1.6 September 2002
6