MSM8128 - 70/85/10/12
问题4.5 ： 2001年4月
操作模式
下面的表显示了用于控制MSM8128的SRAM所需的逻辑输入。
→模式
未选择
未选择
输出禁用
读
写
CS1
1
X
0
0
0
CS2
X
0
1
1
1
OE
X
X
1
0
X
WE
X
X
1
1
0
V
CC
当前
I
SB1
,I
SB2
I
SB
,I
SB1
I
CC
I
CC
I
CC
X =不关心
I / O引脚
高Z
高Z
高Z
D
OUT
D
IN
参考周期
掉电
掉电
读周期
写周期
1 = V
IH
,
0 = V
IL
,
低V
cc
数据保持特性 - L型仅
(T
A
= -55 ° C至+ 125
o
C)
参数
V
CC
数据保留
数据保持电流
符号测试条件
V
DR
I
CCDR
CS1
≥
V
CC
-0.2V ， CS2 ？
≥
V
CC
-0.2V或
0V
≤
CS2
≤
0.2V. V
IN
≥
0V
V
CC
=3.0V,V
IN
≥
0V,
CS1
≥
V
CC
-0.2V,
CS2
≥
V
CC
-0.2V或0V ？
≤
CS2
≤
0.2V.
见保留波形
见保留波形
民
2.0
-
0
5
典型值
-
-
-
-
最大
-
660
-
-
单位
V
µA
ns
ms
芯片取消到数据保留吨
CDR
手术恢复时间
t
R
注意事项（1 ） CS2控制地址缓冲区，我们缓冲，缓冲CS1和OE缓冲区。如果CS2控制数据保留模式，
VIN水平（WE ， OE ， CS1 ， I / O） ，可在高阻抗状态。如果CS1控制数据保留模式，
CS2必须是？
≥
V
CC
- 0.2V或0V
≤
CS2
≤
0.2V 。其他输入电平（地址， WE ，OE I / O）可以在
高阻抗状态。
AC测试条件
*输入脉冲电平： 0V至3.0V
*输入上升和下降时间： 5ns的
*输入和输出时序参考电平： 1.5V
*输出负载：见载图
* V
cc
=5V±10%
输出负载
I / O引脚
166
Ω
1.76V
30pF
!
MOSAIC [ MOSAIC ]
