'97.4.7
三菱的LSI
M5M5256DP ， KP ， FP ，副总裁， RV -45LL -I ， -55LL -I ， -70LL -I ，
-45XL-I,-55XL-I,-70XL-I
262144 - BIT （ 32768 -字×8位）的CMOS静态RAM
功能
在M5M5256DP ， KP ， FP ，副总裁的工作模式，是RV
由该装置的控制输入/ S的组合而决定的
/ W和/ OE 。每个模式被概括在表的功能。
写周期执行每当低水平/ W
重叠与低级别/ S 。该地址必须设置
前的写周期，并且必须在整个过程中是稳定的
周期。该数据被锁存到细胞上的后缘
/ W ， / S，以先到为准，要求的建立和保持
要保持相对于这些边缘时间。输出
使能/ OE直接控制输出级。设置
/ OE在高电平时，输出级处于高阻抗
状态，而在写周期中的数据总线争用问题
被消除。
读周期是通过设置/ W的在高电平执行和
/ OE在较低水平，同时/ S是处于有效状态。
当在较高的水平设定/ S ，该芯片是在一个
无可选择的模式，其中阅读和写作是
禁用。在这种模式下，输出级是在一个
高阻抗状态，从而允许或结与其他芯片和
通过/ S的内存扩展。的电源电流为
指定哪个减小低至待机电流
作为ICC3或ICC4 ，并且存储器的数据可以在+ 2V举行
电源时，使备用电池操作
在非选择的电源故障或断电的操作
模式。
功能表
/S
H
L
L
L
/W
X
L
H
H
/ OE
X
X
L
H
模式
非选择
写
读
DQ
高阻抗
D
IN
D
OUT
高阻抗
ICC
待用
活跃
活跃
活跃
框图
A8
A 13
A 14
A 12
A7
A6
A5
A4
地址
输入
A3
25
26
地址输入
卜FF器
行解码器
1
2
2
3
4
5
6
7
32768字
SENSE ANPLIFIER
输出缓冲器
X 8BIT
11
12
13
15
16
17
18
19
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
DQ8
数据I / O
（ 512行×
512列）
A2
A1
A0
A 10
A 11
A9
写控制
INPUT / W
芯片选择
输入
/S
8
数据输入
卜FF器
COLUMN
解码器
9
10
21
23
24
地址输入
卜FF器
时钟
发电机
27
20
28
14
VCC
(5V)
GND
(0V)
OUTPUT ENABLE
/ OE
输入
22
三菱
电
2
MITSUBISHI [ MITSUBISHI ELECTRIC SEMICONDUCTOR ]
