欢迎访问ic37.com |
会员登录 免费注册
发布采购

PDSP16515AA0GC 参数 Datasheet PDF下载

PDSP16515AA0GC图片预览
型号: PDSP16515AA0GC
PDF下载: 下载PDF文件 查看货源
内容描述: 单机FFT处理器 [Stand Alone FFT Processor]
分类和应用: 外围集成电路
文件页数/大小: 27 页 / 292 K
品牌: MITEL [ MITEL NETWORKS CORPORATION ]
 浏览型号PDSP16515AA0GC的Datasheet PDF文件第9页浏览型号PDSP16515AA0GC的Datasheet PDF文件第10页浏览型号PDSP16515AA0GC的Datasheet PDF文件第11页浏览型号PDSP16515AA0GC的Datasheet PDF文件第12页浏览型号PDSP16515AA0GC的Datasheet PDF文件第14页浏览型号PDSP16515AA0GC的Datasheet PDF文件第15页浏览型号PDSP16515AA0GC的Datasheet PDF文件第16页浏览型号PDSP16515AA0GC的Datasheet PDF文件第17页  
PDSP16515A
在FIFO的输出必须为实数输入数据。
连续输入仍然可以接受的,并且每个块将
最初发生在虚构的投入,然后再发生
真正的输入作为从FIFO输出。该数据输出
序列将包括结果从一对输入端,
其次所要求的重叠后得到的结果。
因此,用50%的重叠的顺序是1 & 2后跟
1.5 & 2.5其次是3 & 4后3.5 & 4.5等,其中
1 2 3 4是顺序输入到外部的FIFO , 1.5的
重叠1〜 & 2 ,和2.5之间2 & 3的重叠。
当八个同时64点的变换中进行。
在表5中给出的采样率假定数据是从
一个常见的来源。数据输出将是正确的
序列从1到8 ,对应于输入1至8中
从单一来源的正常秩序。当数据是从两个
源的采样率将减半,并输出
序列将是1A 1B 2A 2B 3A 3B 4A 4B所示,其中A和B
是对实数和虚的双重同步源
分别输入。如果数据块的重叠是用来在任一
在上述情况下, 8个输出之后将结果
从相同的基本8块,但位移,得到时间
需要重叠。如果要处理的两个以上的源是
用户必须提供适当的缓冲和多路复用
和采样率必须成比例地减少。
当两个1024点变换与单个执行
装置中,来自单个源的数据,该输入缓冲器必须是
安排收购两大块初始化转移到前
该设备。为了提高最大的采样率
可能的话,数据应该同时从每个半读
的缓冲液中,并加载到实部和虚输入。
这半部从缓冲到设备的传送时间,但
要求设备能够期待的双输入。因此,如果块
重叠无需控制寄存器位8 : 6应
设置为101 。
1024点变换的所有块重叠被处理
缓冲区的逻辑,而不是由内部RAM ,但设备
仍然必须被编程为预期如果需要的重叠
外部缓冲器利用了在活性LFLG边缘标记
重叠点。以实现在表中给出的性能
5 ,用50%重叠时,缓冲器必须提供足够的存储
为至少2.5的数据块。用75%的重叠,它必须提供
存储为2.75块。这额外的存储空间允许转让
间设备仅在需要时执行完整的新
块已被获取的50%的重叠,并且当半
新区块已经获得了75 % overlaps.If存储
限制为两个数据块,只有一半的采样率定
将是可能的。设备之间的传输必须再发生
当一个新块的一半或四分之一已经被获取。
由于传输之间的最小时间必须不低于
比变换时间本身,采样率必须
成比例地降低,以防止数据丢失。
CON组fi guration
16× 16PT
4× 64PT
256PT
1024PT
8 X 64PT
2 X 256PT
2 X 1024PT
COMP
COMP
COMP
COMP
时钟周期
456
660
852
3943
852
1068
4735
表4的计算时间的时钟周期
SIingle设备采样率
在一个单一的设备系统中的最大采样速率是
依赖于变换大小,数据重叠,并
实的或复的数据是否被应用。表4给出了
采取以完成变换为各块倍
尺寸,其中包括同步津贴
之间的DIS频闪和系统时钟。如果连续
数据是要变换,以获取一个新的块的时间
数据(或具有重叠部分块)必须至少等于
这些转换时间。装载和卸载时间也必须是
在1024模式下添加。对于非连续的变换
峰值速率是由系统时钟速率和因子F限定,
前面给出。
转储转换后的数据所用的时间必须不
大于负载时,如果连续输入被支撑并
I / O操作是并行与转换。用块
重叠转储时必须降低到所需要的时间
加载的局部块。这转储时间必须包括4
需要主要的输出电路,当额外的DOS闪光
变换完成。这些,实际上,可以被添加到该
转换时间使得与并行I / O和0 %,50% ,或
75 %重叠;
纳秒或(纳秒)/ 2或(纳秒)/ 4必须是GTR大于或等于PK + 4W
其中n的变换大小,S是输入的DIS周期,P为
在表4中给定的时钟周期的数量,K为系统
时钟周期,而W为可小于在DOS期
如果有必要秒。说明还使得S必须同步到
SCLK ,
当DIS和DOS是从一个共同的源产生的
允许的最小采样周期必须增加,以
允许额外的倾倒时间。因此,当DIS和DOS
具有相等的周期,例如,不存在重叠;
(正 - 4) s必须是大于或等于PK
16×16的复
0%
50%
75%
4× 64 COMPLEX
0%
50%
75%
256 COMPLEX
0%
50%
75%
1024 COMPLEX
0%
50%
75%
8 X 64 REAL
0%
50%
75%
2× 256 REAL
0%
50%
75%
2× 1024 REAL
0%
50%
75%
23.9
-
-
16.1 8.0
4.0
12.3
6.1
3.0
6.8
3.4
1.7
24.6
12.3
6.1
19.5
9.7
4.3
12.1
6.0
3.0
表5 :引导到最大采样速率(以MHz为单位),可以从一个单一的设备系统, ASSUMMING
SCLK为40兆赫。
13