PDSP16510A MA
用复杂的变换尺寸相同的。 4× 64点
复杂的模式变为一个8 ×64的实模式，但这种变化
从16 ×16的复杂转变为32 ×16实时转换为
不支持。
当一个真正的变换被执行的算法亲
duces复杂的结果对每个接收的数据块，
但每个结果只表示第一频率的一半
域数据。这不会导致任何信息丢失
因为两个半部是彼此的镜像。如同
复杂的变换，有必要对不同的系统
要使用配置时1024点变换是
所需。这些将在后面考虑，并且只有以下
适用于256或64点的变换。
在一个单一的设备系统中，执行非重叠
从单一来源转换数据，只有真正投入
销的使用，以及虚输入是冗余除
配置设备时。通过设置控制寄存器位
8：6至101 ，但是，也可以用于单个设备接受
使用真实imagi-从两个独立的数据源的数据
进制输入。然后最大的采样率将仅一半
这些可能的，当一个源被使用时，如果没有传入
数据是要保持未加工的。有两个源的变换
必须在该时间内完成加载并行块，否则
明智输入的数据将丢失。一个源的变换
不必完成，直到两个数据块已被收购。
在这种双重输入模式起因于对实际输入数据
总是先于那些从虚输入。
如果方框重叠是需要的，它始终是必要加载
对数据块的同时，同时使用的实部和
假想的投入。随着数据的双源这并没有任何
问题，和控制位8：6应设置为110或111，用于
重叠的金额。如果数据是从一个单一的
源的外部FIFO的是需要提供一种简单的延迟
对于一个数据块。解码001到100 ，从控制位
8：6必须被用来选择所需要的重叠。
在FIFO的输出必须为实数输入数据。
连续输入仍然可以接受的，并且每个块将
最初发生在虚构的投入，然后再发生
真正的输入作为从FIFO输出。该数据输出
序列将包括结果从一对输入端，
其次所要求的重叠后得到的结果。
因此，用50％的重叠的顺序是1 & 2后跟
1.5 & 2.5其次是3 & 4后3.5 & 4.5等，其中
1 2 3 4是顺序输入到外部的FIFO ， 1.5的
1和2，和2.5之间的重叠是2和之间的重叠
3.
当八个同时64点的变换是针对每个
形成的，在表5中给出的采样率假设数据
是从一个共同的来源。数据输出将在
正确的序列从1到8 ，对应于输入1
经过8从单一来源的正常秩序。当数据是
来自两个来源的采样速率将被减半，并且
输出序列将是1A 1B 2A 2B 3A 3B 4A 4B ，其中A
和B是对现实的双屏同步源和
分别为假想的投入。如果数据块是重叠
CON组fi guration
16× 16PT
4× 64PT
256PT
1024PT
8 X 64PT
2 X 256PT
2 X 1024PT
COMP
COMP
COMP
COMP
实
实
实
时钟周期
420
624
816
3907
816
1032
4699
表4的计算时间的时钟周期
在上述任何一种情况下使用的，八个输出将
其次是源于同一个基本的8块，但时间
移位以得到所需重叠。如果两个以上的
要处理的用户必须提供相应的源
缓冲和多路传输，并且采样率必须
按比例减少。
当两个1024点变换被用执行
单个装置中，就从一个单独的源数据时，输入缓冲器
必须安排收购两大块初始化一个前
传送到该设备。为了提高最大
采样率可能，数据应被同时读
来自缓冲器的每一半，并加载到真实和
假想的投入。此半部的传送时间从缓冲器
到设备上，但是需要设备期望的双输入端。
因此，如果块重叠不需要控制寄存器位
8：6应设置为101 。
这种快速的传输模式是通过一个特殊的选项
在PDSP16540桶缓冲区。它会取得两个1024
点使用采样时钟的非重叠的块，并且
然后在全系统的结果， FFT处理器传送
时钟速率。图8示出了系统结构。它
不支持块重叠。
1024点变换的所有块重叠的处理
由缓冲器的逻辑，而不是由内部RAM ，但设备
仍然必须被编程为预期如果需要的重叠
外部缓冲器利用了在活性LFLG边缘标记
重叠点。以实现在表中给出的性能
5 ，用50％重叠时，缓冲器必须提供足够的存储
为至少2.5的数据块。用75％的重叠，它必须提供
存储为2.75块。这额外的存储空间允许转让
间设备仅在需要时执行完整的新
块已被获取的50％的重叠，并且当半
新区块已经获得了75 ％ overlaps.If存储
限制为两个数据块，只有一半的采样率定
将是可能的。设备之间的传输必须再发生
当一个新块的一半或四分之一已经被获取。
由于传输之间的最小时间必须不低于
比变换时间本身，采样率必须
成比例地降低，以防止数据丢失。
表5 Sampliing价格以MHz为获得一台设备和各种重叠。
12
MITEL [ MITEL NETWORKS CORPORATION ]
