IP7 ： 0
绕行
512
IP7 ： 0
绕行
512
512
512
512
绕行
512
512
512
512
IP7 ： 0
8 8
ARRAY
L7:0
绕行
512
8 8
ARRAY
绕行
512
16
512
512
512
512
L7:0
IP7 ： 0
1024
绕行
512
512
512
L7:0
绕行
512
512
512
4 4
OR
8 4
16
ARRAY
16
16
IP7 ： 0
绕行
512
1024
512
1024
1024
1024
L7:0
4 4
OR
8 4
ARRAY
1024
L7:0
1024
1024
4 4
OR
8 4
ARRAY
512
图。 4号线延时配置
以支持实时应用中，提供了一种选择
该行延迟的长度是由数定义
时钟得到，而HRES输入为低。 HRES会
通常是复合同步时，卷积器是直接
附着于NTSC或PAL视频输入。
行延迟是通过读取之前的内容来实现
基于RAM的行存贮器，然后再写入新的信息，以
相同的地址。当HRES高，写操作
抑制，而地址计数器复位。在一个有效行
该计数器是由像素时钟递增。如果最大
一个行的结束之前达到计数，然后写操作是
终止和环绕效果避免。
HRES的上升沿，标志线的端部，是
通常异步的像素时钟，并且可以为一个
额外的像素被存储在某些行。这对没有影响
的卷积运算，并不会造成累积移
从线上的像素位置与线路相连。
定义的直线的长度的另一种方法是，然而
是必要的像素的确切数目时提供。 HRES会
低然后开始每行的延时操作，但它不再
当达到包含在两个寄存器中的10位值。这
方法可避免需要存储空白像素的一个末端
HRES前行变为高电平。用这种方法的线路必须
包含偶数个像素，但装入的值
控制寄存器，确定线路的长度，必须小于1小于
所需的偶数。
在图像处理系统中，像素时钟是经常重新
同步，甚至抑制，消隐或同步过程。该
下一行，然后开始与从端部精确的时间间隔
同步（下降HRES的边缘），以第一像素时钟边沿。这
避免任何可见的像素抖动在该行的开头，其
本来是本自像素时钟是异步
相对于视频同步脉冲。
当使用PDSP16488A像素时钟不应该是
抑制，或重新同步，直到延迟版本
HRES输入变为有效。这是存在于DELOP输出
引脚。这将确保在右手边没有像素被丢失
由于内部流水线延迟。如果象素时钟是一个连续
信号时，用户必须确保前高后低过渡HRES
满足在图中定义的定时要求。 10. HRES
上升沿在一行的末尾不需要同步。
当读取或写入到帧存储器，一个替代的像素
需要行延迟的配置。内帧存储器线
将被存储在连续的位置，而没有间隙引起的
线之间的回扫时间。利用这种方法使
该HRES定义行延迟操作很难使用，并且一个
提供操作的另一种模式。该HRES输入，然后
由系统提供的信号，它定义了一个完整的驱动
帧存储更新周期。它不是一个线路限定信号。高
这个信号的低转换将启动网上商店更新
序列，并允许内部地址指针递增。
这些指针将被同步复位在一行结束时，
当它们到达预先设定的值。然后，他们将
立即用地址零开始新的操作。实际
线延迟必须预先加载到两个控制寄存器作为
先前所述。
写操作返回到帧存储器必须允许
总的流水线延迟。这可以通过抑制写入来实现
操作，直到DELOP变低。写操作，然后继续
直到它可以追溯到高。该PDSP16488A假定数据是
有效时，时钟信号被施加，并且它也满足该组
建立和保持图中给出的要求。 10.如果数据是无效的，由于，
例如，对一个帧存储器DRAM刷新周期，则该用户
必须从外部抑制时钟。提供给时钟
卷积器将在此模式下可以定义一个帧存储的信号
周期时间。
在一个行扫描系统中使用的卷积器的类似于其
用帧存储器使用。这些系统具有无回扫期间，
和地址计数器必须是同步复位在端
线，然后使之继续。
7
MITEL [ MITEL NETWORKS CORPORATION ]
