欢迎访问ic37.com |
会员登录 免费注册
发布采购

PDSP16488AMA 参数 Datasheet PDF下载

PDSP16488AMA图片预览
型号: PDSP16488AMA
PDF下载: 下载PDF文件 查看货源
内容描述: 单芯片的二维卷积器与积分行延迟 [Single Chip 2D Convolver with Integral Line Delays]
分类和应用:
文件页数/大小: 30 页 / 238 K
品牌: MITEL [ MITEL NETWORKS CORPORATION ]
 浏览型号PDSP16488AMA的Datasheet PDF文件第2页浏览型号PDSP16488AMA的Datasheet PDF文件第3页浏览型号PDSP16488AMA的Datasheet PDF文件第4页浏览型号PDSP16488AMA的Datasheet PDF文件第5页浏览型号PDSP16488AMA的Datasheet PDF文件第7页浏览型号PDSP16488AMA的Datasheet PDF文件第8页浏览型号PDSP16488AMA的Datasheet PDF文件第9页浏览型号PDSP16488AMA的Datasheet PDF文件第10页  
PDSP16488A MA
另一种装置定义的直线长度为,
但是,只要是需要的像素的确切数字时。
HRES朝着积极的再启动延时操作的每一个
线,但它停止时,包含在两个10位值
登记为止。该方法可避免需要存储
空白像素的前同步成为激活的行的结尾。同
此方法的行必须包含偶数个像素,
但该值加载到控制寄存器定义的直线
长度,必须小于偶数需要少一个。
在图像处理系统中,像素时钟是常
重新同步,甚至抑制,消隐或同步过程。
下一行,然后开始从一个精确的时间间隔
同步结束到第一象素时钟边沿。这样就避免了任何
可见像素抖动在该行的开头,这将
否则存在,因为像素时钟异步
相对于视频同步脉冲。
当使用PDSP16488A像素时钟应
不被抑制,或重新同步,直到延迟版本
在HRES输入变为有效。这是存在于DELOP
输出引脚。这将确保在右手没有像素
缘因内部流水线延迟丢失。
如果象素时钟是一个连续的信号,用户必须
确保HRES在活性的过渡符合时序
在图10中的有源边沿定义的需求
线的端部不需要进行同步。
当读取像素/写入到帧存储器,一
需要替代线路延迟的配置。内
帧存储器线可以被存储在连续的位置,
没有引起行间的回扫周期的空白。
利用这种方法使HRES定义的线路延迟
操作很难使用,并且操作的另一种模式
提供。该HRES输入随后由系统驱动
所提供的信号,它定义了一个完整的帧存储更新
期。它不是一个线路限定信号。高向低转变
这个信号将启动网上商店更新序列和
允许内部地址指针递增。这些点 -
器将同步复位在一行结束时,当它们
达到预先设定的值。然后,他们将立即
采用零地址开始新的操作。实际线路延时
如上所述,必须预先加载到两个控制寄存器
以前。
写操作返回到帧存储器必须允许
总的流水线延迟。这可以通过抑制来实现
写操作,直到HRES的延迟版本变为低
在DELOP输出引脚。写操作,那么继续下去,直到
它可以追溯到高。该PDSP16488A假定数据是
有效时,时钟信号被施加,而且它也符合
建立和保持在图10中给定的要求,如果数据是不
有效的,例如由于一帧存储的DRAM刷新周期
然后,用户必须从外部抑制时钟。时钟
提供给卷积器将在该模式是一个信号,它
定义了一个帧存储器的周期时间。
在一个行扫描系统中使用的卷积器的相似
它与一帧存储的使用。这些系统都没有回扫
期间,地址计数器必须被同步复位
在该行的末尾,然后使之继续。
IP7 : 0
绕行
512
512
512
512
512
512
512
512
L7:0
8X8
ARRAY
IP7 : 0
绕行
512
512
512
512
L7:0
512
512
512
512
8x8
ARRAY
IP7 : 0
绕行
1024
IP7 : 0
1024
绕行
1024
1024
1024
4X4
OR
8X4
ARRAY
1024
L7:0
1024
1024
4X4
OR
8X4
ARRAY
L7:0
L7:0
IP7 : 0
绕行
512
512
512
512
512
16
512 16
512 16
512 16
4X4
OR
8X4
图。 4号线延时配置
确定线路延迟的长度
图4定义的最大线长度可供选择
每个窗口的大小选项。实际线路长度可以
在以下三种方式之一来定义,以支持实时
应用中,直接从相机拍摄的像素,并且还
在一个帧存储支持的系统使用。在所述前者的情况下
该行延迟必须参考视频同步
脉冲。在后一种情况下,线路长度被很好的定义,并
水平回扫“死区时间”将被删除。
以支持实时应用提供了一个选项
在该行延迟的长度是由数定义
同时一个输入管脚( HRES )中得到的时钟是在活性。
HRES通常会在卷积是复合同步
是直接连接到NTSC或PAL视频摄像机。
从概念上讲,行延迟是通过读取所获得的
基于RAM的网上商店的先前的内容,然后写
新信息发送到相同地址。当HRES活跃
写操作被禁止,并且该地址计数器是
复位。在一个有效行计数器加1后的
像素时钟。如果年底前达到最大计数
一条线,然后写操作被终止,环绕式
效果避免。
HRES的有效边沿,标志着一个结束
线,通常是异步的像素时钟,并且它是
可能的额外的像素被存储在某些行。这
对卷积操作没有影响,而且不会造成
在像素位置的累积转变,从线上到线。
增益控制
增益控制是作为一种辅助的定位
在32位内部结果的兴趣位。的幅度
最大的卷积输出将取决于的大小
6