欢迎访问ic37.com |
会员登录 免费注册
发布采购

PDSP16488ACBR 参数 Datasheet PDF下载

PDSP16488ACBR图片预览
型号: PDSP16488ACBR
PDF下载: 下载PDF文件 查看货源
内容描述: 单芯片的二维卷积器与积分行延迟 [Single Chip 2D Convolver with Integral Line Delays]
分类和应用:
文件页数/大小: 33 页 / 414 K
品牌: MITEL [ MITEL NETWORKS CORPORATION ]
 浏览型号PDSP16488ACBR的Datasheet PDF文件第5页浏览型号PDSP16488ACBR的Datasheet PDF文件第6页浏览型号PDSP16488ACBR的Datasheet PDF文件第7页浏览型号PDSP16488ACBR的Datasheet PDF文件第8页浏览型号PDSP16488ACBR的Datasheet PDF文件第10页浏览型号PDSP16488ACBR的Datasheet PDF文件第11页浏览型号PDSP16488ACBR的Datasheet PDF文件第12页浏览型号PDSP16488ACBR的Datasheet PDF文件第13页  
增益控制块
这个块是作为一种辅助定位感兴趣的位
在32位的内部结果。最大卷积的幅度
输出将取决于窗口的大小和系数
使用的值。增益控制块的功能是然后向
产生一个输出,它是精确到16位,并且其
对准到这个32位字的最高显著端。在16
可在D15的字最显著位: 0,并且
最大数目仅需要有一个符号位,如果增益控制是
正确调整。
图。 6表示与所需使用的机制
分两步实现的功能。两种模式控制位,
寄存器C ,位5:4 ,允许4个20比特字段中的一个将被选择
从最后的32位值。这四个字段被定位
第一,在最显著结束后,在4位的
位移降低到最小显著端。
通过设置允许位,寄存器C,位0 ,本场选择
可任选地自动完成。此功能只应
在实时操作模式中使用的,当HRES定义视频
线。内部逻辑检查最显著13 ,如图9所示,或5位
从32位的结果,使一个场选择依赖于
这组不包含相同的符号位。如果小于5
签位得到的逻辑将选择包含字段
最显著20位。选择表明了F1 : 0 。
自动化领域的选择是非常有用的,当
固定现场正在处理中。选择是复位时的任何
内部寄存器被更新时(即
PROG
一直较低),并随后
高举十再出现的HRES输入。这
允许内部乘法器/累加器阵列是完全
冲洗现场做出选择之前。由于卷积输出
更大的规模生产领域的选择逻辑会
通过选择一个更显著字段作出响应。最显著
现场发现选择必要的遗体,直到
PROG
又来了
低。即使没有启用自动字段选择, F1 : 0将
还是表明哪些领域将被选中。这些都是
编码中相同的方式寄存器C ,位5:4 。
既然选择一个字段,通过手动或自动,它
然后,通过一个4位无符号整数相乘。这是载
用户设定的增益控制寄存器,以及所述内
乘法将产生一个24位结果。中间的16位
这一结果的包含所需要的输出比特。增益控制
乘数可以在溢出到未使用的最显著4
位,如果该参数被错误选择。该条件是
通过标记引脚OVR 。
通过设置适当的模式控制位,进一步的操作
增益控制的输出是可能的。一个选项,寄存器C ,位
从扩展ADDER
7:6 = 11,允许所有的负输出被强制为零,并在
同时积极增益控制溢出将饱和的
最大的正数。注册℃, 7:6位= 10将饱和
在它们各自的最大正和负溢出
值,但在其他方面使他们保持不变。偶尔过
流量可以容忍在某些系统中,并且该选项可防止
任何严重的错误。
扩张
多个设备可以被级联连接,以便
获得的窗口尺寸比由单一提供更大的
PDSP16488A 。这需要在每个设备的附加的加法器
这是从扩展的数据输入端送入。这个加法器不使用
由一个单一的设备中或在级联系统中的第一设备,并
启用或由寄存器B禁用,位4 。
在级联系统中的第一个设备必须被指定
由一个主设备
绑低。它的扩展输入
总线,然后被用作数据源的系数和
控制寄存器在系统中的所有设备。
为了减少所需的32位总线的引脚数,既
扩张和数据输出是时间复用的相
像素时钟的。当该时钟信号为高的至少显著半
将是有效的,并且当所述时钟为低的最显著一半将
是有效的。
在实践中,这多路复用只可能与像素时钟
高达20MHz 。以上这些频率复用必须
通过设置寄存器A的抑制作用,第7位,中间数据
精度将被降低,因为唯一的低16位
内部32位中间和值可在D15 : 0输出
销。在这种系统中,系数必须在按比例缩小
命令,以保持中间结果和最终结果下降到16位。
最后的设备不应该使用增益控制模块,而是
应该简单地输出非多路复用16位的结果。在OVR
标志和像素饱和度选项将不可用。
像素输入和输出延迟
在实时系统中,当线路延迟被引用到
本上HRES输入,从所述第一像素的视频同步脉冲
最后一行延迟未出现在L 7 : 0引脚直到第五
HRES后的有源像素时钟边沿变低。这是
图1中所示。 8.在一个垂直扩展的系统中,这个输出
提供在所述垂直移动的输入到第一行延迟
设备。因此,内部逻辑的设计总是想到这
5个时钟延迟。补偿必须因此被施加到
有直接连接到视频源设备,例如
该第一像素是无效的,直到第五时钟上升沿。
由于这个原因, PDSP16488A包含一个可选的4
时钟流水线延迟对每一个像素数据的输入,如图
图。 7.当延迟用于所述第一像素中的一个视频行绝
是可利用的之后的第一像素时钟边沿的输入引脚。这
将是这样,如果设备被连接到AD转换器,
因为这将引入一个像素流水线延迟。如果系统
引入了任何进一步的外部流水线延迟,则内部
延迟应该被绕过,并且用户应该确保
第一个像素之后的第五时钟边沿有效。
利用这4个时钟延迟由寄存器B的控制,
位3。这种延迟是除了它们被提供给所述延迟
支持扩展在X和Y方向上,并且
通过寄存器D控制,位3 : 2 。这两个延迟实际上根本
加在一起的装置,但由于是分别定义
他们增加延迟不同的系统原因。
自动
字段选择
F1:0
32位
最高位
20 12
4 20 8
8 20 4
12 20
最低位
D15:0
MUX
20
24
4
16
4
16
饱和
逻辑
4
增益控制
注册
图。 6增益控制块
9