NWK933
TX100 PISO ，编码器和扰码
从MII数据被装入TX100 PISO ，
编码器和扰频器上TX_CLK的上升沿。
它被转换成串行MLT3输出给
TX100驱动程序。在TXD [ 3 ]位开始输出。该
PISO &编码器不直到125MHz的运行
合成器锁定到25MHz的参考。这
避免了杂散信号传输到
双绞线。
RX100时钟恢复
在RX100时钟恢复电路采用相位
锁相环（ PLL），以导出从一个采样时钟
所述输入信号。恢复的时钟运行在
符号位速率速率（标称125MHz的） ，并且用于
时钟的MLT3解码器和串行到并行
转换器（SIPO） 。
所恢复的时钟被除以5 ，以产生
接收时钟（ RX_CLK ），其用于选通
通过MII接口接收到的数据。当没有
信号在100BASE- TX模式被检测到时，PLL是
锁定到基准时钟，并运行在125MHz 。
这确保了RX_CLK在连续运行
在25MHz的100BASE- TX模式。当一个信号是
目前，时钟恢复PLL保持锁定
参考直到均衡器已经调整，那么它
最多需要1毫秒进行相位锁定到输入
信号。没有数据传递到MII接口，直到
达到锁定状态。
TX100驱动程序
的TX100驱动所述差分信号输出到
在TXOP和TXON引脚。它以1 ： 2根
磁性元件提供阻抗匹配和
的信号，根据所述放大
802.3规格。发射电流管辖
由电流通过TXREF100销，其
必须如上述通过电阻器接地
“外部组件” 。该TX100驱动程序被禁用
在10BASE -T模式和环回mode.If没有数据
从MAC ，该NWK933传输
11111输出空闲符号（适当加扰） 。
RX100国家知识产权局，解码器和解扰器
在RX100国家知识产权局，解码器和解扰器转换
从串行MLT3所接收的信号以4比特宽
平行收到信息产业部的数据。这出现在
RXD [ 3 ： 0 ]总线是同步输出下降沿
的RX_CLK 。当一个帧开始NWK933
解码SSD符号，然后断言
RX_DV信号，以告知该MAC是有效
数据是可用的。当NWK933检测
防静电，它会释放RX_DV信号。
TX100延迟
从第一TX_CLK上升的发射延迟
当TX_EN是高的“ J”的符号的第一位
在电缆是8BT 。
RX100均衡&基线漂移
更正
该RX100均衡器补偿了信号
衰减和失真的传输产生的
向下的电缆，并通过隔离变压器。
均衡器是自调整的，并设计成
恢复从上至10dB的电缆接收到的信号
衰减（在16MHz时） 。当均衡器被激活
它调整到1毫秒内输入的信号。此后，
均衡器将不断调整，以小
变化的信号电平，而不会破坏
接收到的数据。
在100BASE -TX MLT3代码包含显著
这是不通过低频分量
通过隔离变压器，并且不能
由自适应均衡器恢复。这导致了
这种现象被称为基线漂移这将
引起的错误率，如果没有不可接受的增加
纠正。该NWK933采用量化
反馈技术来恢复低频
部件，从而保持非常低的错误
接收信号，如即使在速率
“杀手包”中的TP_PMD规范描述。
RX100延迟
从上所述的“ J”的符号的第一个比特的延迟
电缆CRS断言是11和15BT之间。该
从在“T”型符号的第一个比特延时
电缆CRS去断言是19和23BT之间。
100Mb / s的传输错误
如果NWK933检测到TX_ER信号具有
去活性而TX_EN信号有效，那么它
将由传播所检测的误差在电缆上
发送码元“00100” 。图3示出了
这意味着TX_EN和TX_ER的不同状态。
TX_ER采样的NWK933内的上升
TX_CLK边缘。
4
MITEL [ MITEL NETWORKS CORPORATION ]
