MT9171/72
超前信息
糊涂人
VBIAS
VREF
MS2
MS1
MS0
REGC
F0/CLD
CDSTi / CDI
CDSTo / ●切勿
VSS
1
2
3
4
5
6
7
8
9
10
11
22
21
20
19
18
17
16
15
14
13
12
VDD
LIN
TEST
LOUT DIS
Precan
OSC1
OSC2
C4/TCK
F0o/RCK
DSTI / DI
DSTO / DO
4
3
2
1
28
27
26
•
VREF
VBIAS
糊涂人
NC
VDD
LIN
TEST
22引脚PDIP / CERDIP
糊涂人
VBIAS
VREF
MS2
MS1
MS0
REGC
NC
F0/CLD
CDSTi / CDI
CDSTo / ●切勿
VSS
1
2
3
4
5
6
7
8
9
10
11
12
24引脚SSOP
24
23
22
21
20
19
18
17
16
15
14
13
VDD
LIN
TEST
LOUT DIS
Precan
OSC1
NC
OSC2
C4/TCK
F0o/RCK
DSTI / DI
DSTO / DO
图2 - 引脚连接
引脚说明
针＃
22
1
2
3
24
1
2
3
28
2
3
4
5,7,
8
9
10
名字
L
OUT
V
BIAS
V
REF
描述
线路输出。
发射信号输出（模拟） 。参考V
BIAS
.
内部偏置电压
输出。通过0.33 μF去耦电容V连接
DD
.
内部参考电压
输出。通过0.33 μF去耦电容连接
V
DD
.
4,5, 4,5,
6
6
7
8
7
9
MS2-MS0
模式选择
输入（数字） 。逻辑电平出现在这些引脚选择
各种操作模式，对于特定的应用。表1为
操作模式。
REGC
F0/CLD
调节器控制
输出（数字） 。用于开关模式电源512 kHz的时钟
耗材。未使用的MAS / MOD模式，应保持开路。
帧脉冲/ C-信道负载
（数字） 。在DN模式下的244纳秒宽的负
脉冲输入的MASTER指示的有效通道时代的开始
装置。输出从显示的有效通道时代的开始
该设备。输出MOD模式提供脉冲指示C-开始
通道。
控制/数据ST- BUS总线。在/控制/数据输入
（数字） 。 2.048 Mbit / s的串行控制
&信号输入DN模式。在MOD模式，这是一个连续的比特流中
比特率中选择。
控制/数据ST -BUS输出/控制/数据输出
（数字） 。 2.048 Mbit / s的串行
控制&信号输出DN模式。在MOD模式，这是一个连续的位
流在所选择的比特率。
9
10
12
CDSTi /
CDI
CDSTo /
CDO
10
11
13
9-134
CDSTi / CDI
CDSTo / ●切勿
VSS
DSTO / DO
DSTI / DI
F0o/RCK
NC
12
13
14
15
16
17
18
MS2
NC
MS1
MS0
REGC
F0/CLD
NC
5
6
7
8
9
10
11
25
24
23
22
21
20
19
NC
LOUT DIS
Precan
OSC1
OSC2
NC
C4/TCK
28引脚PLCC
MITEL [ MITEL NETWORKS CORPORATION ]
