MT9126
从ADPCMi被扩展为4个16位统一
在PCMo1和PCMo2 PCM双字节。 16位
均匀的PCM接收和发送的最
显著位第一次开始与B15和结尾
B0 。 ADPCM数据传送最显著位
第一次开始与I1和I4为32 kbit / s的结束
和I3结束24 kbit / s的操作（即I4是
不关心） 。 （参见图5 & 8 ）
初步信息
并假设时钟被施加到MCLK
和BCLK引脚，内部时钟仍然不会开始
操作，直到第一帧对准被检测
在ENB1引脚SSI模式或在F0i引脚
ST- BUS模式。 C 20的时钟和EN1 ， EN2引脚
会不会开始操作，直到一个有效的帧脉冲是
施加到F0i销。如果F0i引脚保持低电平
超过2个周期MCLK的那么C 20引脚会
顶部翻转，将保持在低水平。如果F0i销被保持
那么高的C 20引脚将继续运行。在ST-
总线模式的EN1和EN2引脚将停止，如果切换
帧脉冲（ F0i ）不施加每帧。
16千比特/ sADPCM模式
当SEL设定为0， 4 ， 2比特的ADPCM字
在发送/接收关于ADPCMo /我
ENB1时隙中的SSI模式及B1中
时隙中的ST -BUS模式。当SEL设定为1，则
4 ， 2比特的ADPCM字被发送/接收的
在ADPCMo /时我在SSI模式ENB2时隙
而在ST -BUS模式B2时隙期间。 （见
图5 & 8 ）
PCM控制法（A / μ ， FORMAT ）
通过调用扩PCM /编码法
转码器是通过A / μ和格式控制
销。 ITU -T G.711扩曲线， μ律和
A律，由A / μ引脚（ 0 = μ律选择;
1 = A律） 。每个样品，数字代码分配可以
符合ITU- T G.711 （当FORMAT = 1） ，或
符号幅度编码（当FORMAT = 0）。表1
说明了这些选择。
主时钟（ MCLK ）
最低4096千赫主时钟需要
执行转码算法。该
算法需要MCLK的在一个512个周期
帧正常运行。对于SSI此操作
输入，在MCLK的销，可以是异步的
8千赫帧提供的最低频率
而且由于时钟抖动偏差仍符合频闪
最低512的t期的规定
C4P
-
25%t
C4P
（参见图3）。例如，一个系统
产生大的抖动值可被容纳
通过运行过速的MCLK ，这将确保
每帧的最小512 MCLK周期获得。
最低MCLK周期为61纳秒，这个它
转化为16.384 MHz的最大频率。
额外的MCLK周期（ >512 /帧）是可以接受的
由于代码转换器是通过将适当对准
选通脉冲信号的每个帧。
格式
0
先签后换
大小
A / μ = 0或1
1111 1111
1000 0000
0000 0000
0111 1111
1
ITU -T （ G.711 ）
MCLK
ENB1
PCM码
(A/µ = 0)
(A/µ = 1)
512 t
C4P
- 25%t
C4P
最低
+满量程
+零
- 零
- 满量程
1000 0000 1010 1010
图3 - MCLK最低要求
1111 1111 1101 0101
0111 1111 0101 0101
0000 0000 0010 1010
SSI的操作的比特率，用于ADPCM和
的PCM接口，由时钟输入在BCLK确定。
BCLK必须是8期的持续时间和
同步与ENB1在8 kHz的输入框
和ENB2 。数据采样PCMi1 / 2和
ADPCMi并发与BCLK的下降沿。
数据可在PCMo1 / 2和ADPCMo
并发与BCLK的上升缘。 BCLK可
128千赫和4096千赫之间的比率。对于ST-
总线操作BCLK被忽略（领带V
SS
）及
比特率是内部设定为2048千比特/秒。
位时钟（ BCLK ）
表1 - 扩PCM
掉电
设置PWRDN引脚为低电平将异步
导致所有的内部操作暂停和设备
进入掉电状态下没有内部
时钟在运行。输出引脚C 20 ， EN1 ， EN2 ，
PCMo1 ， PCMo2和ADPCMo和I / O引脚F0od /
ENB2被强制为高阻抗状态。
继复位（即PWRDN引脚拉高）
8-40
MITEL [ MITEL NETWORKS CORPORATION ]
