CMOS
引脚说明（续）
针＃
84
100
PLCC MQFP
-
1 - 4,
27 -
30,
51 -
54
77 -
80
100
LQFP
1 - 2,
24 -
27,
49 -
52,
74 -
77,
99 -
100
120
BGA
名字
描述
MT90823
NC
无连接。
设备概述
该MT90823大型数字交换机能够
切换至2048
×
2048渠道。该
MT90823被设计成开关64 kb / s的PCM或N X
64 kb / s的数据。该器件保持在帧的完整性
数据的应用程序和最小吞吐量延迟
对每个通道进行语音应用。
该MT90823的串行输入数据流可以有一
2.048 ， 4.096和8.192 Mbit / s的比特率，并
设置在125μs的宽画面，其中含有32，64
或128个信道，分别。在数据传输速率上
输入和输出流是相同的。
通过使用敏迪的消息模式功能，
微处理器可以访问输入和输出
对每个通道进行时隙。这个功能是
用于传送控制和状态信息的有用
外部电路或其他ST -BUS设备。该
MT90823自动identi音响ES的极性
帧同步输入信号和反对网络居雷什其
串行数据流是兼容要么ST- BUS或
GCI格式。
两种不同的微处理器总线接口，可
通过输入模式引脚（ IM）的选自：
非复用和复用。这些接口
提供复用和摩托罗拉的兼容性
复用/非复用总线。
帧偏移校正功能，用户可以
使用帧测量的帧偏移延迟
评价引脚（ FE ） 。输入偏移延迟可以
编程使用内部各个流
框输入偏移寄存器，见表11 。
内部环回使ST -BUS输出数据
被环绕在该ST-总线输入，用于
诊断的目的。
功能说明
该MT90823的功能框图如图
在网络连接gure 1 。
数据和连接存储器
对于所有的数据传输速率，接收到的串行数据
转换
to
并行
格式
by
国内
串行 - 并行转换和存储的顺序
在数据存储器中。取决于所选择的
操作界面编程模式选择
（ IMS ）注册时，可用的数据存储可为
大到2048个字节。顺序寻址
数据存储器由一个内部计数器进行的，
其通过将输入的8千赫兹帧脉冲（ F0i ）来复位
纪念输入的串行数据的帧边界
数据流。
数据是在串行数据流的输出可能会
从任一所述的数据存储器或连接的内存。
在连接存储位置相关联
尤其ST- BUS输出通道。当一个
信道是由于上一个ST-总线将被发送
输出，对于这个信道的数据可以被切换
无论是从连接方式的ST- BUS输入，或
从连接存储器中的下半部
消息模式。去往特定数据
在一串行输出流道是从读
在数据存储器或连接存储器
前一个通道时隙。这使得有足够的时间
对存储器的访问和并行 - 串行转换。
连接和消息模式
输入在连接模式中，地址
对于所有输出通道的源数据被存储在
连接内存。连接存储器是
映射以这样的方式，每个位置
对应于输出的输出信道
7
MITEL [ MITEL NETWORKS CORPORATION ]
