CMOS
该MT90823的初始化
在上电时， TRST引脚应低脉冲，
或保持低电平连续，以确保该MT90863
是在正常功能模式。一个5K下拉
电阻可以连接到这个引脚，以使
设备的过程中不会进入JTAG测试模式
电。
在上电时，该连接的内容
内存可以在任何国家和ODE引脚应
保持低电平，将所有ST- BUS输出，在高
阻抗状态，直到微处理器具有
初始化开关矩阵。
MT90823
为避免两条ST- BUS输出的驱动
同时相同的流中，微处理器
应该通过编程的所需要的活动路径
开关，把所有其他渠道进入高
在初始化程序中阻抗状态
使用块编程模式。此外，该
在连接存储环回位应该是
清除正常操作。
当这个过程完成时，微处理器
控制矩阵可以把ODE针或
OSB位高放弃高阻抗状态
控制在连接内存的OE位。
读/写地址：
复位值：
15
0
00
H
,
0000
H
.
11
0
14
0
13
0
12
0
10
0
9
0
8
0
7
0
6
0
5
MBP
4
MS
3
STA3
2
STA2
1
STA1
0
STA0
位
15 - 6
5
名字
未使用
MBP
必须是零的正常运行。
描述
内存块程序。
1时，连接的内存块编程
特点是准备连接内存高位的编程， 11位到第15位。
0时，此功能被禁用。
内存选择。
等于0时，连接存储器被选择用于读或写操作。
当1 ，数据存储器中选择了读操作和连接内存
选择用于写操作。 （被允许的无微处理机写操作
数据存储器）。
流的地址位。
由这些位表示的二进制值是指输入或
输出数据流，其对应于存储器中的第进行访问
用于随后的操作。 （ STA3 = MSB ， STA0 = LSB）
表6 - 控制（ CR ）寄存器位
4
MS
3-0
STA3-0
输入/输出
数据速率
2.048 Mb / s的
4.096 Mb / s的
8.192 Mb / s的
有效地址线
A4, A3, A2, A1, A0
A5, A4, A3, A2, A1, A0
A6, A5, A4 A3, A2, A1, A0
表7 - 有效地址线为不同的比特率
13
MITEL [ MITEL NETWORKS CORPORATION ]
