MT90810
0
初步信息
0
- 2
2
4
6
8
- 2
- 4
- 4
抖动
衰减
（ dB）的
- 6
- 6
- 8
- 8
- 1 0
10
12
14
16
0
- 1 0
- 1 2
- 1 2
- 1 4
- 1 4
- 1 6
- 1 6
1
10
1
100
2
1K
3
发E ř即s
1
10K
4
100K
5
6
频率，对数刻度（赫兹）
图5 - 模拟PLL的抖动传递函数
FMIC为MVIP硕士（模式1,2,3 ）
在模式1至3中，该器件的输出
数字PLL被选作输入的模拟PLL 。
源到数字PLL被选择为
SEC8K ， EX_8KA或EX_8KB视
特定模式（1， 2或3）选择的。
在这些模式下，互连费状态机是不
同步到所选择的外部输入为8kHz ，
即，该状态机输出8kHz的帧和
F0B信号可以不是相同的对准
外部8kHz的输入，但永远是频率
锁定。
在模式1,2和3中，外部时钟X1必须
16.384MHz的。这是必需的适当操作
数字PLL 。
该FMIC成为MVIP主时MVIP_MST
位被置位控制/状态寄存器。
FMIC为MVIP硕士（模式5,6,7 ）
在模式5至7中，该器件的输出
数字PLL被选作输入的模拟PLL 。
源到数字PLL被选择为
SEC8K ， EX_8KA或EX_8KB视
特定模式（5， 6或7）选择。
在这些模式下，互连费状态机是
同步到所选择的外部输入为8kHz ，
即，该状态机输出8kHz的帧和
F0B信号相位对准的外部8kHz的
输入以及频率锁定。这里躺着的
这些模式（5， 6和7）和之间的差
上述模式（1 ， 2和3） 。在这些
模式下，外部8kHz的输入信号被用来
同步FMIC状态机。
在模式5,6和7中，外部时钟X1必须
16.384MHz的。这是必需的适当操作
数字PLL 。
该FMIC成为MVIP主时MVIP_MST
位被置位控制/状态寄存器。
PLL抖动性能
以测量的模拟PLL的固有抖动，则
FMIC被设置为从属模式，从一个干净的MVIP C4
时钟（无抖动） 。的0.004UI P- P A导致抖动
在C 20的时钟测量。
在模拟PLL中，抖动转移函数
是输出抖动的输入抖动的比值，是
的抖动传递函数 - 在“图5所示
模拟PLL “ 。该测量是用一
控制正弦抖动调制MVIP C4
时钟。
为了测量两个PLL的固有抖动
组合时， FMIC设置为主控模式下，奴隶
干净的外部8kHz的时钟SEC8K （无抖动） 。一
0.206UI页而导致的抖动的测量位置为C 20
时钟。
数字PLL和模拟的抖动转移函数
PLL的组合是由主要决定
数字PLL 。数字PLL本质上是一个数字
其采样样本最近的上升或
落下的16MHz的时钟的边缘，因此，具有
为60ns抖动的输出。
请注意，数字锁相环和模拟PLL
组合可能不符合某些国际
标准的抖动性能。的情况下
严格怠速抖动的规格必须满足，
外部定义的PLL可能需要与
内部模拟PLL应禁用（参照锁相环
诊断一节了解更多详情） 。
2-152
MITEL [ MITEL NETWORKS CORPORATION ]
