CMOS
该模式通过SMX提供最小的延迟
对于任何开关CON组fi guration 。
数据存储模式2
数据存储模式2被设计为在使用中
构建一个1024 ×1024的双通道缓冲
开关。该模式是在大多数方面与数据相似
记忆模式- 1 。双缓冲通过实现
将所述内部存储器2048分成两个相等的
块。在单个帧中，数据被写入到第一个网络连接
块和从所述第二读出。在下一帧中，
该数据将被写入到所述第二和从读
的网络连接第一个（参见图6） 。帧序列的完整性
的数据将被保持所有的开关
精读音响gurations如果输出帧延迟一
通道相对于所述输入帧。在这种情况下，
在任何的数据移入器件
在当前帧中的通道中进行同步输出
下一帧。但是，如果输入和输出
帧对准的，则数据从任何切换
输入信道至输出信道0或1将
时钟出了一帧之后的下一个 - 因此
帧序列的完整性不能维持为
通道0或1帧序列的完整性会
保持数据切换到任何其它的
输出通道。 （见SMX / PAC应用笔记，
MSAN -135 ，以获取更多信息。 ）
有可能数据存储器之间切换
模式1和模式2在每个时隙的基础。
数据存储模式-3
此模式类似于数据存储器模式1 。
然而，存在于最低没有限制
MT9080B
可接受的时钟频率或帧频。在这
模式中，开关矩阵的大小取决于
提供为每时钟和帧速率
下列关系式：
S=
F
CK
2 X F
FP
哪里
S
是在切换信道数
矩阵
F
FP
是以Hz为单位的帧脉冲频率，和
F
CK
是以Hz为单位的时钟频率。下面的表
示出了如何切换矩阵的大小可以是
通过选择时钟的适当组合改变
和帧速率。
CK （兆赫）
16.384
16.384
16.384
12.288
12.288
8.192
8.192
FP （千赫）
4
8
16
4
8
4
8
在信道数
交换矩阵
2,048
1,024
512
1,536
768
1,024
512
这是不可能的数据存储器之间切换
模式3和每个时隙的基础上其他模式。
连接内存模式-1
在连接内存模式- 1 ，输入数据总线
双向的。内部存储器中的位置可以是
通过微处理器总线随机访问。该
该装置在该模式下的引脚分布示于
图7 。
CK
第0帧
数据
输入
1023
0
1
第1帧
1023
0
第2帧
1
写到
1座
写入块0
写入块1
第0帧
数据
产量
1023
0
1
第1帧
1023
0
第2帧
1
从1座阅读
从块0阅读
注意：
没有输入和输出通道对准是隐含在上面所示的例子。假定帧脉冲为
用于生成不会忽略读操作连接存储器具有相对于所述数据的特定相位关系
内存帧脉冲。
从阅读
块0
图6 - 数据存储模式- 2功能时序
2-107
MITEL [ MITEL NETWORKS CORPORATION ]
