超前信息
其他信号
针＃
7
9
名字
TEST
OEnA
I / O / P
I
O
测试引脚：
平仓离场。
描述
CMOS
MT90733
开销启用。
活性高的信号，使塔顶误差为
通过将低的导入，在未来85组的开销位
FORCEOE领先。
DS3接收X - 1位。
第X位的状态输出指示
在DS3帧接收。
DS3接收X -第2位。
第二架X -位的状态输出指示
在DS3帧接收（ 680位） 。
东东数据状态。
该输出信号提供的状态的指示
填充机会比特从所接收的DS3F帧。
东东时钟。
为超频了的东西的机会有点状态。
帧错误指示。
产生一个高电平有效的信号，当一个帧
被检测到的错误，而在帧对齐。该帧错误指示召开
当DS3出帧告警出现低电平有效。
可选帧输入脉冲。
不需要的正常运行。
力DS3开销比特错误。
在结合使用的有源低输入信号
与开销使能信号（ OENA ）用于引入的开销比特错误
在接下来的传输85位的组。
力P位奇偶校验错误。
有源低输入信号生成并发送
的P位误差由反相均P位。
空军C-位奇偶校验错误。
有源低输入信号生成并发送
在C位奇偶校验模式下操作时， C比特的奇偶校验错误。
力FEBE错误。
低电平输入有效信号来产生和发送远
端块错误（ FEBE ）在C位奇偶校验模式下操作时。
11
13
15
16
43
X1
X2
STUFD
STUFC
FE
O
O
O
O
O
49
54
TFIN
FORCEOE
I
I
55
57
61
FORCEPP
FORCECP
FORCFEBE
I
I
I
注： I =输入; O =输出; P =电源
Microprocesssor接口
针＃
8
10
12
14
18-21
23-26
名字
SEL
ALE
RD
WR
AD(7-4)
AD(3-0))
I / O / P
I
I
I
I
I / O
描述
微处理器的选择。
低使处理器访问DS3F
存储器映射控制，状态和告警信息。
地址锁存使能。
活性高的输入信号所使用的处理器
期间的下降沿的读/写总线周期来保存一个地址稳定。
读取。
由所述处理器用于读取所生成的活性低输入信号
寄存器，驻留在DS3F存储器映射。
写。
由处理器写入到生成活性低的输入信号
寄存器驻留在存储器映射。
地址/数据总线。
这些导线构成的时间复用的地址和
数据总线来访问驻留在DS3F存储器映射的寄存器。
注： I =输入; O =输出; P =电源
5-27
MITEL [ MITEL NETWORKS CORPORATION ]
