MT9042
TRST
VSS
RST
FSEL1
FSEL2
初步信息
VDD
MCLKO
MCLKI
FP8-GCI
F0o
FP8-STB
C1.5
4 3 2 1 28 27 26
5
25
24
6
7
23
22
8
21
9
10
20
19
11
12 13 14 15 16 17 18
PRI
美国证券交易委员会
RSEL
MS1
MS2
LOSS1
LOSS2
G要
协泰
图2 - 引脚连接
引脚说明
针＃
1
2
名字
V
SS
TRST
描述
负电源电压。
名义上0伏。
TIE复位电路（ TTL兼容） 。
当高电平时，该时间间隔误差校正电路是
交替地建立PRI和SEC的参考输入端之间的相位差，
根据哪个输入被选作输入的PLL同步。这个信息是
用于生成输入到PLL的虚拟参考。当低，时间间隔误差
校正电路被旁路。
二级参考输入（ TTL兼容） 。
该输入（或8千赫， 1.544兆赫，或
2.048 MHz的输入频率选择引脚作为控制）被用作备用
基准电压源的PLL同步。
主要的参考输入（ TTL兼容） 。
该输入（或8千赫， 1.544兆赫，或2.048
MHz的输入频率选择引脚作为控制）被用作主要参考
来源PLL同步。
正电源电压。
额定+5伏。
主时钟振荡器输出。
这是一个用于驱动一个20兆赫的CMOS缓冲输出
水晶。
主时钟振荡器输入。
这是一个CMOS输入一个20 MHz晶体或结晶
振荡器。信号应直流耦合到该引脚。
3
美国证券交易委员会
4
PRI
5
6
7
8
V
DD
MCLKO
MCLKI
FP8-GCI
帧脉冲输出（ CMOS兼容） 。
这是一个8 kHz的输出帧脉冲的
表示活动的GCI- BUS帧的开始。脉冲宽度是基于所述周期
在8.192 MHz的同步时钟。
F0o
帧脉冲输出（ CMOS兼容） 。
这是一个8 kHz的输出帧脉冲的
表示活动ST-总线帧的开始。脉冲宽度是基于所述周期
在4.096 MHz的同步时钟。这是一个低电平有效信号。
9
10
FP8-STB
帧脉冲输出（ CMOS兼容） 。
这是一个8 kHz的输出帧脉冲的
表示活动ST-总线帧的开始。脉冲宽度是基于所述周期
在8.192 MHz的同步时钟。
C1.5
C3
时钟1.544兆赫（ CMOS兼容） 。
这个输出中是1.544兆赫（T1）的输出时钟被锁定
所选择的基准输入信号。
时钟3.088兆赫（ CMOS兼容） 。
这个输出是一个3.088 MHz的输出时钟锁定
所选择的基准输入信号。
11
12
3-98
C3
C2
C4
VSS
C8
C16
VDD
MITEL [ MITEL NETWORKS CORPORATION ]
