MT8980D
线路接口电路
与编解码器（如8964 ）
8
演讲
开关
-
8980
STi0-7
1号线
8
STo0-7
控
MICRO-
处理器
STo0-7
8
STi0-7
•
•
•
重复线路
2 255
•
•
•
重复线路
2 255
8
管制及
信令
-
8980
线路接口电路
与编解码器（ e.g.8964 ）
行256
图8 - 一个简单的数字交换系统的结构示例
应用电路与6802处理器
图。图10示出一个完整的电路的一个例子
可被用于评估芯片。
为方便起见， 4 MHz晶体振荡器已经
用，而不是一个4.096 MHz的时钟，因为两者都是
内芯片的特定网络连接的阳离子的极限。该RC
与393柜台使用延迟确保了
苏夫网络cient保持时间为FP信号，但值
可以使用，如果有更快的393柜台进行更改
变得可用。
8980
#1
IN 0/7
STi0 / 7 STo0 / 7
OUT 0/7
该芯片被示为存储器映射到
MEK6802D3系统。芯片地址00-3F
对应于处理器的地址2000-203F 。
通过地址译码器的延迟要求
VMA信号要使用两次，以去除毛刺。该
MEK6802D3主板采用了10kΩ上拉的MR
销，其将不得不被纳入
如果电路板被替换的处理器。
8980
#2
STi0 / 7 STo0 / 7
OUT 8/15
8980
#3
在8/15
STi0 / 7 STo0 / 7
8980
#4
STi0 / 7 STo0 / 7
图9 - 四8980s安排在一个非阻塞16 ×16 CON组fi guration
2-10
MITEL [ MITEL NETWORKS CORPORATION ]
