ISO
2
-CMOS
V
REF
外部电压，必须提供与V
REF
针
其提供的参考电压的数字
编码与所述模拟信号的解码。为
V
REF
= 2.5V ，对于数字编码判决值
过载（最大模拟信号检测电平）为
等于模拟输入V
IN
= 2.415V （ μ律
版本）或2.5V （ A律版本）和相当于
3.17 dBm0有或3.14 dBm0的信号电平
分别在所述编解码器。
从解码器在V的模拟输出电压
R
is
德网络定义为：
μ律：
V
REF
MT8960/61/62/63/64/65/66/67
找到大量的编解码器，由于高
正常
在V的输入阻抗
REF
输入。
应采取预防措施的PCB布局设计
最大限度地减少噪声耦合到该引脚。 0.1μF
从V电容连接
REF
到地，位于
尽可能接近的编解码器，推荐
最大限度地减少噪音通过V进入
REF
。该电容
应具有良好的高频特性。
定时
该编解码器工作在同步方式（见
图9a） 。该编解码器是在第一激活
C2I的F1i后，正沿变低。该
在DSTO数字输出（它是一个三态输出
然后司机）会从高阻抗状态改变
到编码的PCM码字的符号位为
输出。这将一直有效，直到下一个正
缘，当所述下一个最显著位将被
输出。
在第一个负时钟沿（后F1i信号
在内部同步和CA是GNDD或
V
EE
）在DSTI逻辑信号存在将时钟
进入输入移位寄存器作为符号位
传入PCM字。
的8比特字是这样输入的DSTI上负
C2I的边缘和输出DSTO正沿
的C2I 。
F1i必须第八后返回到高电平
时钟脉冲造成DSTO进入高阻抗
并防止进一步的输入数据，以DSTI 。 F1i会
继续是每一个上升沿采样
C2I 。 （注： F1i随后可以采取低
同样的抽样框时，使入境
串行数据转换为CSTI 。发生这种情况通常是中间帧，
与CA结合= V
DD
中，为了输入一个8位
控制字写入寄存器B在这种情况下，输入的PCM
和输出分别由CA在V抑制
DD
.)
X
[(
-0.5
128
) ( )(
16.5 + S
)]
33
+
±
V
2
C
128
±
V
OFFSET
A律：
V
REF
X
+
[( )(
0.532 S
)]
2
C+1
128
OFFSET
C=0
V
REF
X
[( )(
2
C
128
16.5 + S
32
)]
±
V
OFFSET
C≠0
哪里
C
=弦数（ 0-7 ）
S
=步数（0-15）
V
REF
是具有变化的高阻抗输入
高达40 pF的电容负载。
推荐的参考电压为MT8960
系列的编解码器为2.5V ±0.5％ 。输出电压
从引用来源应该有一个最大
为100ppm /℃的温度系数。该电压
应具有±0.5 ％的总调节公差
两者的变化的输入电压和输出
负载电压基准源。电压
能够满足这些的参考电路
规格示于图5。模拟器件
' AD1403A电压参考电路能够
NC
8
NC
7
NC
6
NC
5
V
REF
0.1
µF
MT8960-67
过滤器/解码器
AD1403A
1
2
3
4
NC
+5V
2.5V
图5 - 典型的电压基准电路
6-23
MITEL [ MITEL NETWORKS CORPORATION ]
