ISO
2
-CMOS
注意：对于模式1和模式2 ， F1i必须处于逻辑低
为一个周期3.9微秒，在每个125微秒周期内，当
PCM数据被作为输入和输出，并且该控制
单词CSTI进入注册A.模式3 ， F1i
必须是在逻辑低为3.9微秒的两个周期，在
每125微秒周期。在第一周期中， CA必须在
GNDD或V
EE
，并在第二期间CA必须
高（V
DD)
.
MT8960/61/62/63/64/65/66/67
第2位
0
0
0
0
1
第1位
0
0
1
1
0
0
1
1
4位
0
0
1
1
0
0
1
1
第6位
0
1
0
1
位0
0
1
0
1
0
1
0
1
第3位
0
1
0
1
0
1
0
1
发送（ A / D）
滤波器增益（分贝）
0
+1
+2
+3
+4
+5
+6
+7
接收（D / A）
滤波器增益（分贝）
0
-1
-2
-3
-4
-5
-6
-7
控制寄存器A，B
这些寄存器的内容控制过滤器/
编解码器的功能在表2和表3中描述。
位的寄存器， 7是最高有效位和被定义为
串行数据流输入的第一比特（对应
到PCM字的符号位） 。
在初始上电时，这些寄存器被设置为
断电条件为最多25个时钟
周期。在此期间，它是不可能改变的
在这些寄存器中的数据。
1
1
1
第5位
0
0
0
0
1
芯片测试
通过启用寄存器B与有效数据（ 8位
控制字输入到CSTI时F1i = GNDD和CA =
V
CC
）的芯片测试模式，可以输入。 6位
与图7（最符号位）定义状态来测试
发射滤波器，接收滤波器和编解码器功能。
在每种情况下的输入为V
X
输入和输出
每个案例为V
R
输出。 （请参阅表3的细节。 ）
1
1
1
第7位
0
功能控制
正常工作
数字环回
模拟环回
断电
环回
过滤器/解码器的环回被控制
控制字输入到寄存器A位6和7
（最符号位）提供任一数字或模拟
环回的状态。数字环回被定义为
如下所示：
•在DSTI PCM输入数据被锁存到的PCM
输入寄存器，该寄存器的输出为
连接到所述三态PCM的输入
输出寄存器。
•
数字输入到PCM数字 - 模拟
解码器被断开时，强制为零（0）。
在PCM编码器的输出被禁止，
因此将编码数据丢失。 PCM输出
在DSTO由PCM输入数据来确定。
0
1
1
表2.控制状态 - 注册一个
•
在V模拟输出缓冲器
R
曾其输入短路
以GNDA和断开，从接收
过滤显示。
模拟输入在V
X
从断开
发射滤波器的输入。
在接收滤波器的输出被连接到
发射滤波器的输入。因此，解码的信号是
反馈通过接收路径和编码
以正常的方式。在模拟输出缓冲器
V
R
不受此配置的测试。
DSTI是输入
•
•
•
模拟环回的定义如下：
• PCM输入数据被锁存，译码并过滤
截至V正常，但不输出
R
.
在回送的两种情况下，
和DSTO是输出。
6-25
MITEL [ MITEL NETWORKS CORPORATION ]
