MT3170B / 71B ， MT3270B / 71B ， MT3370B / 71B
MT3370B/71B
VDD
NC
NC
EST / DSTD
NC
确认
NC
SD
NC
NC
NC
输入
PWDN
NC
OSC2
OSC1
VSS
NC
NC
1
2
3
4
5
6
7
8
9
10
20
19
18
17
16
15
14
13
12
11
NC
NC
VDD
NC
EST / DSTD
NC
确认
SD
NC
NC
MT3170B/71B
输入
PWDN
CLK
VSS
1
2
3
4
8
7
6
5
VDD输入
美东时间/
DSTD OSC2
确认
SD
OSC1
VSS
MT3270B/71B
1
2
3
4
8
7
6
5
VDD
美东时间/
DSTD
确认
SD
NC
输入
PWDN
OSC2
NC
OSC1
NC
NC
VSS
MT3370B/71B
1
2
3
4
5
6
7
8
9
18
17
16
15
14
13
12
11
10
8引脚塑料DIP
18引脚塑料SOIC
20引脚SSOP
图2 - 引脚连接
引脚说明
针＃
337xB
2
4
6
327xB
1
2
3
317xB
1
-
3
名字
输入
OSC2
OSC1
（CLK）
描述
DTMF / CP输入。
通过电容输入信号必须交流耦合。
振荡器输出。
振荡器/时钟输入。
该引脚可以驱动方式：
1）一个外部数字时钟与规定的输入逻辑电平。 OSC2
应由开放。
2 ）连接OSC1和之间的晶体或陶瓷谐振器
OSC2引脚。
地面上。
(0V)
串行数据/通话进行输出。
该引脚提供了双重功能
的作为串行数据输出时，时钟脉冲后施加
DTMF信号的验证，也标志着调用的节奏
输入进展。作为双音多频信号位于同一频带为
呼叫进展信号，该引脚可切换为DTMF输入。 SD引脚
为逻辑低断电状态。
应答脉冲输入。
美国东部时间后或DSTD高，应用
四个脉冲，该引脚上的序列，然后将转移出来的四位
SD引脚，占解码DTMF数字。的上升沿
第一时钟被用于将4位数据锁存器之前，移位。该引脚
内部下拉。到ACK信号的空闲状态应该是
低。
9
11
4
5
4
5
V
SS
SD
13
6
6
确认
15
7
7
早期的转向输出。
美国东部时间上的逻辑高电平表示一个DTMF
(MT3x70B)
信号的存在。美国东部时间处于逻辑低断电状态。
延迟转向输出。
在DSTD逻辑高电平表示一个
(MT3x71B)
有效的DTMF数字已被检测到。 DSTD处于逻辑低
断电状态。
DSTD
美东时间
18
8
8
V
DD
正电源（ 5V典型值）。
该装置的性能可
通过最大限度地减少对电源轨噪声进行了优化。脱钩
跨V电容器
DD
和V
SS
因此，建议。
无连接。
脚是悬空的内部。
1,5,7,8,
10, 12,
14,16,
17
3
-
-
NC
-
2
PWDN
掉电输入。
该引脚上的逻辑高电平会掉电
设备，以降低功耗。该引脚被拉低
在内部，并且可以保持打开状态，如果不使用。 ACK销应该在逻辑
“0”断电装置。
4-4
MITEL [ MITEL NETWORKS CORPORATION ]
