MH89792
E2o
VDD
RXA
RXB
VSS
RXD
RXINV
CLKF / CLKR
LOS
LOSP
NC
RLA
RLB
TLA
TLB
NC
NC
NC
TXA
TXB
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
初步信息
图2 - 引脚连接
引脚说明
针＃
1
2
3
名字
E2o
V
DD
RXA
描述
2048kHz提取的时钟（输出） 。
这个时钟是从所接收的提取由设备
信号。它用于内部时钟从RLA和RLB接收到的数据。
直流电源（输入）
+ 5V电源
接收器（输出） 。
在RLA和RLB接收设备的双极CEPT信号
输入被转换为单极性格式并输出，在这个引脚上。该引脚应连接
到正接收成帧器的销。
接收器（输出） 。
该引脚应连接到负获得的增益销
成帧器，并提供相同的格式的RxA的一个信号。
接地（输入） 。
直流电源回路。
接收数据（输出）
这种单极性归零格式信号的RxA的产物
和RxB逻辑“或”的主编，并需要通过一些制定者。
的RxA / RxB是正常反转（输入） 。
应用于此引脚上的逻辑低电平将反转输出RxA和
RxB是正常。如果不需要反转的逻辑高电平应适用。
E2o相选择通过使用这个引脚来实现。
逻辑低电平提供E2o了
下降沿与数据位的中心重合。逻辑高电平提供E2o有上升
边缘。
丢失信号（输出） 。
此引脚变为低电平时， 128连续零上接收到的
RLA和RLB的投入。当RXINV和服务水平低的RxA和RxB被迫高。当
RXINV高，服务水平低的RxA和RxB被迫低。 LOS复位时， 64的有
在两个双E1成帧器期间收到的。
丢失信号极性（输入）的。
应用于此引脚上的逻辑低电平将反转LOS 。逻辑高电平
当LOS要求应适用。
无连接。
此引脚没有安装。
收到A线（输入） 。
在E1的A线或提示连接接收线应该是
连接到该管脚。
获得B线（输入） 。
B线或E1的环连接接收线应该是
连接到该管脚。
4
5
6
7
8
RXB
V
SS
RXD
RXINV
CLKF /
CLKR
LOS
9
10
11
12
13
LOSP
NC
RLA
RLB
4-224
MITEL [ MITEL NETWORKS CORPORATION ]
