初步信息
引脚说明（续）
针＃
17
18
名字
DSTI
C2i
描述
MH89760B
数据ST -BUS输入：
该管脚接受2048 kbit / s的串行数据流，其中包含24个
PCM或数据信道将在T1中继传输。
2.048 MHz系统时钟（输入） ：
这是主时钟的ST- BUS节
该芯片。在ST- BUS的所有数据的时钟在C2I的下降沿和缩小
上升沿。
1.544 MHz的提取时钟（输出） ：
内部连接到引脚3 。
帧脉冲输入：
这是其中定义了帧同步信号
开始的32通道的ST -BUS帧。
系统地。
无连接。
输出A （集电极开路输出） ：
这是DS1的发送器电路的输出。这是
适合用于与外部脉冲变压器，以产生发射双极线
信号。
发射超帧脉冲输入：
加在该引脚上的低电平脉冲将确定
开始下一次发射超帧的，如图20的装置，如果将自由运行
该引脚为高电平。
接收的超帧脉冲输出：
该引脚上的脉冲输出指示，未来
在ST- BUS数据帧从接收到超帧的第1帧。的周期为
12帧长D3 / D4模式和ESF模式24帧。仅在设备
同步接收到的DS1信号。
1.544 MHz的时钟输入：
该时钟的上升沿被用来对OUTA输出数据，
OUTB 。 C1.5i必须被锁相到C2I系统时钟。
输出B （集电极开路输出） ：
这是DS1的发送器电路的输出。这是
适合用于与外部脉冲变压器，以产生发射双极线
信号。
收到的设备数据链路层（输出） ：
A 4 kbit / s的串行输出数据流是
从FDL位ESF模式，或接收到的˚F解复用
S
位模式中，当
SLC96模式。它是同步输出RxFDLClk的上升沿。
数据ST -BUS输出：
其中包含了24 PCM 2048 kbit / s的串行输出数据流或
从DS1线路接收到的数据信道。
接收设备数据链路层时钟输出：
用于输出FDL A 4 kHz的时钟
在RxFDL信息。数据时钟输出在时钟的上升沿。
无连接。
传输设备数据链路层时钟输出：
用于输入FDL A 4 kHz的时钟
在TxFDL信息。数据的时钟在时钟的上升沿。
无连接。
传输设备数据链路层（输入）
:
被多路复用到一个4 kbit / s的串行输入数据流
FDL位在ESF模式，或在F
S
图案SLC96模式下。它是在时钟上
上升TxFDLClk的边缘。
无连接。
信号（输出）的损失：
该引脚为高电平时，接收到128个连续0序列
在RXT和RXR的投入。当LOS高，的RxA和RxB被迫高。 LOS是
复位时， 48的人在一2的T1帧期间被接收。
无连接。
无连接。
4-57
19
20
21
22-24
25
E1.5o
F0i
V
SS
NC
OUTA
26
TXSF
27
RxSF
28
29
C1.5i
OUTB
30
RxFDL
31
32
33
34
35
36
DSTO
RxFDLClk
V
SS
TxFDLClk
NC
TxFDL
37
38
NC
LOS
39
40
NC
NC
MITEL [ MITEL NETWORKS CORPORATION ]
