2.11. I
2
C总线接口
在DAC 3550A配备了一个予
2
C总线从设备
界面。在我
2
C总线接口采用分之一的水平
解决：在我
2
C总线地址用于寻址
该IC 。子地址允许芯片在多DAC选择
应用程序和选择三个内部寄存器中的一个
字符。该寄存器是只写。在我
2
C总线芯片
下面地址给出。
dev_write = $ 9A 。
DAC的寄存器3550A具有8位或16位的数据
大小; 16位寄存器被写入两个8位的访问
数据字。
A6
1
A5
0
A4
0
A3
1
A2
1
A1
0
A0
1
读/写
0
S
dev_write
确认sub_adr
ACK 1字节数据
ACK P
8位I
2
C写的访问
确认
P
16位I
2
C写的访问
S
dev_write
确认sub_adr
ACK 1字节数据
确认
1字节数据
SDA
SCL
S
1
0
P
W
R
确认
NAK
S
P
=
=
=
=
=
=
0
1
0
1
开始
停止
图。 2-6 ：
I
2
C总线协议进行写操作
2.12 。注册
在第3.6节。第15页，一个defi- “控制寄存器”
示出了DAC 3550A控制寄存器nition 。一
硬件复位初始化所有的控制寄存器为0。
全自动芯片的初始化加载的稳压选定的一组
存器，在表中给出的默认值。
所有的寄存器是只写的。
寄存器地址编码由3位（ RA1 ， RA0 ）
根据表2-3 。
2.13 。片选
芯片选择允许连接多达4个DAC 3550A到
我的
2
空调控制总线。该芯片子地址的定义
由MCS1 / MCS2 （模式和片选）引脚。只
在标准模式下，芯片选择是可能的。 MPEG模式
始终使用芯片的子地址3 。
寄存器地址和芯片选择被映射到
表2-4子地址字段。
2.14 。简化的功能模式
表2-3 ：
I
2
寄存器C地址
RA1
0
1
1
RA0
1
0
1
口诀
SR_REG
AVOL
GCFG
表2-4 ：
I
2
ç SUBADDRESS
在DAC 3550A演示中使用的助记符软
微开的洁具中给出的最后一列。
7
MCS2
6
MCS1
5
4
3
2
1
RA1
0
RA0
如果我
2
不用于空调控制，该IC是在默认模式
后（见第3.6节“控制寄存器”第15页）
启动。默认音量设置为0 dB和数字
音频输入设置为标准我
2
S.采样率
32千赫至48千赫在这种模式下被支持。应用
系统蒸发散而无需音量控制或模拟输入
可以使用这种模式。
MICRONAS
9
MICRONAS [ MICRONAS ]
