欢迎访问ic37.com |
会员登录 免费注册
发布采购

PIC18F6490-I/PT 参数 Datasheet PDF下载

PIC18F6490-I/PT图片预览
型号: PIC18F6490-I/PT
PDF下载: 下载PDF文件 查看货源
内容描述: 八十〇分之六十四引脚闪存微控制器与LCD驱动器和纳瓦技术 [64/80-Pin Flash Microcontrollers with LCD Driver and nanoWatt Technology]
分类和应用: 驱动器闪存微控制器和处理器外围集成电路PC时钟
文件页数/大小: 414 页 / 6891 K
品牌: MICROCHIP [ MICROCHIP TECHNOLOGY ]
 浏览型号PIC18F6490-I/PT的Datasheet PDF文件第193页浏览型号PIC18F6490-I/PT的Datasheet PDF文件第194页浏览型号PIC18F6490-I/PT的Datasheet PDF文件第195页浏览型号PIC18F6490-I/PT的Datasheet PDF文件第196页浏览型号PIC18F6490-I/PT的Datasheet PDF文件第198页浏览型号PIC18F6490-I/PT的Datasheet PDF文件第199页浏览型号PIC18F6490-I/PT的Datasheet PDF文件第200页浏览型号PIC18F6490-I/PT的Datasheet PDF文件第201页  
PIC18F6390/6490/8390/8490
15.4.17.3
总线冲突在STOP
条件
在一个停止条件如果发生总线冲突:
a)
之后, SDA已被拉高并
允许FL燕麦高电平时,SDA被采样后低
在BRG超时。
之后, SCL引脚被拉高, SCL采样
低SDA之前变高。
停止条件从SDA置为低电平。
当SDA采样为低电平, SCL引脚允许
浮动。当该引脚采样为高电平(时钟仲裁) ,
波特率发生器装入SSPADD<6 : 0>
并递减计数至0后, BRG超时, SDA是
采样。如果SDA采样为低电平,生了总线冲突
发生了。这是因为另一个主器件正试图
一个数据“ 0 ” (图15-31 ) 。如果SCL引脚
SDA前低采样允许悬空为高电平,总线
发生碰撞。这是另一个主另一种情况
试图发送一个数据“0” (图15-32 ) 。
b)
图15-31 :
停止条件期间的总线冲突(情形1 )
T
BRG
T
BRG
T
BRG
SDA采样
小T后
BRG
,
BCLIF置
SDA
SDA置为低电平
SCL
BCLIF
P
SSPIF
‘0’
‘0’
图15-32 :
停止条件期间的总线冲突(情形2 )
T
BRG
T
BRG
T
BRG
SDA
SDA拉低
SCL
BCLIF
P
SSPIF
‘0’
‘0’
SCL变低之前SDA变为高电平,
BCLIF置
©
2007 Microchip的技术公司
DS39629C第195页