PIC18F6585/8585/6680/8680
图1-1：
PIC18F6X8X框图
数据Bus<8>
PORTA
表Pointer<21>
8
21
增/减逻辑
8
数据锁存器
数据RAM
（ 3328字节）
地址锁存
21
PCLATU PCLATH
PCU PCH PCL
程序计数器
地址锁存
程序存储器
（ 48千字节）
数据锁存器
解码
表锁存器
16
8
ROM锁存器
INC / DEC
逻辑
31级堆栈
12
Address<12>
4
BSR
12
FSR0
FSR1
FSR2
4
BANK0 ，女
12
PORTC
RC0/T1OSO/T13CKI
RC1/T1OSI/CCP2
(1)
RC2/CCP1/P1A
RC3/SCK/SCL
RC4/SDI/SDA
RC5/SDO
RC6/TX/CK
RC7/RX/DT
PORTD
8
PRODH PRODL
指令
解码&
控制
上电
定时器
振荡器
启动定时器
POWER- ON
RESET
看门狗
定时器
欠压
RESET
测试模式
SELECT
PORTE
8×8乘法
3
BITOP
8
8
ALU<8>
PORTF
8
RF0/AN5
RF1/AN6/C2OUT
RF2/AN7/C1OUT
RF3/AN8/C2IN+
RF4/AN9/C2IN-
RF5/AN10/C1IN+/CV
REF
RF6/AN11/C1IN-
RF7/SS
W
8
8
8
RE0/RD
RE1/WR
RE2/CS
RE3
RE4
RE5/P1C
RE6/P1B
RE7/CCP2
(1)
RD7 / PSP7 ： RD0 / PSP0
PORTB
RB2 / INT2 ： RB0 / INT0
RB3/INT3
RB4/KBI0
RB5/KBI1/PGM
RB6/KBI2/PGC
RB7/KBI3/PGD
RA0/AN0
RA1/AN1
RA2/AN2/V
REF
-
RA3/AN3/V
REF
+
RA4/T0CKI
RA5/AN4/LVDIN
OSC2/CLKO/RA6
21
IR
OSC2/CLKO/RA6
OSC1/CLKI
定时
GENERATION
精确
带隙
参考
RG5/
MCLR
V
DD
, V
SS
PORTG
RG0/CANTX1
RG1/CANTX2
RG2/CANRX
RG3
RG4/P1D
RG5/MCLR/V
PP
BOR
LVD
Timer0
Timer1
Timer2
Timer3
比较
ECCP1
CCP2
AUSART
ECAN模块
同步
串行端口
10-bit
ADC
数据EEPROM
注1 ：
CCP2引脚位置取决于CCP2MX和处理器模式设置。
DS30491C第10页
2004年Microchip的科技公司
MICROCHIP [ MICROCHIP TECHNOLOGY ]
