PIC16F87XA
4.2
PORTB和TRISB寄存器
PORTB是一个8位宽的双向端口。它对应
对应的数据方向寄存器是TRISB 。设置
TRISB位（ = 1）可以使对应的PORTB引脚
输入（即，使相应的输出驱动器
高阻态） 。 TRISB某位清零（ = 0）时
使对应的PORTB引脚输出（即，将
输出锁存器的内容从选定引脚） 。
三个引脚PORTB的复用在 -
在线调试器和低电压编程功能
化： RB3 / PGM ， RB6 / PGC和RB7 / PGD 。该替代方案
这些引脚内特功能的说明
特色部分。
每个PORTB引脚都具有内部弱上拉。一
单个控制位可以开启所有上拉。这是per-
通过清零RBPU （ OPTION_REG<7> ）形成的。该
弱上拉会自动关闭，当端口
引脚CON组fi gured作为输出。在上拉的
上电复位禁用。
该中断可从休眠状态唤醒器件。该
用户在中断服务程序中清除
中断以下面的方式：
a)
b)
读或写PORTB 。这将结束
不匹配的情况。
清除FL AG位RBIF 。
不匹配条件将继续把FL AG位RBIF 。
读PORTB将结束不匹配条件和
让FL AG位RBIF清零。
在中断功能的变化特征推荐
在按键操作和操作唤醒
其中， PORTB仅用于中断电平变化
功能。 PORTB的查询时，建议不要
使用中断电平变化的功能。
此中断功能的不匹配功能，再加上软
这四个引脚洁具配置上拉的，允许
简单的界面的小键盘，并有可能对
在按键唤醒。请参阅嵌入式
控制手册，
“实现对关键唤醒
招“
(AN552).
RB0 / INT是一个外部中断输入引脚和被配置
置的使用INTEDG位（ OPTION_REG<6> ） 。
RB0 / INT中详细节14.11.1讨论。
图4-4：
框图
RB3 ： RB0引脚
V
DD
弱
P拉
数据锁存器
D
CK
TRIS锁存器
D
Q
TTL
输入
卜FF器
Q
I / O
针
(1)
RBPU
(2)
数据总线
写端口
图4-5：
框图
RB7 ： RB4引脚
V
DD
弱
P拉
数据锁存器
D
Q
CK
TRIS锁存器
D
Q
I / O
针
(1)
RBPU
(2)
数据总线
写端口
WR TRIS
CK
RD TRIS
Q
读端口
EN
RB0/INT
RB3/PGM
施密特触发器
卜FF器
读端口
RD TRIS
D
WR TRIS
CK
TTL
输入
卜FF器
ST
卜FF器
LATCH
Q
D
EN
Q1
读端口
设置RBIF
注1 ：
I / O引脚有保护二极管V
DD
和V
SS
.
2:
为使能弱上拉，需将相应的TRIS
位（ S）和清除RBPU位（ OPTION_REG<7> ） 。
Q
D
读端口
EN
Q3
PORTB的四个引脚RB7 ： RB4 ，有一个中断
在变特征。只有配置为输入的引脚会
此中断发生（即，当RB7 ： RB4引脚
配置为输出被排除在中断
上变化比较） 。输入引脚（ RB7的： RB4 ）
与锁定在最后的旧值比较
读PORTB的。 RB7的“不匹配”的输出： RB4
相或，产生RB端口电平变化
中断与FL AG位RBIF （ INTCON<0> ） 。
从其他
RB7 ： RB4引脚
RB7 ： RB6
在串行编程模式
注1 ：
I / O引脚有保护二极管V
DD
和V
SS
.
2:
为使能弱上拉，需将相应的TRIS
位（ S）和清除RBPU位（ OPTION_REG<7> ） 。
DS39582A第42页
超前信息
2001年Microchip的科技公司
MICROCHIP [ MICROCHIP TECHNOLOGY ]
