24AA64/24LC64
2.0
2.1
引脚说明
A0 ， A1 ， A2芯片地址输入
4.0
总线特性
以下
总线协议
已经去连接定义：
•数据传输，可以只启动，当公交车
不忙。
•在数据传输，数据线必须保持
稳定，只要时钟线为高电平。变化
中时，数据线，时钟线为高电平，将
解释为启动或停止条件。
因此，以下总线条件已
德网络定义（图4-1 ） 。
时，A0 ，A1，A2输入用于由24xx64为多
PLE设备操作。在这些输入的水平
与从器件的相应位进行比较
地址。该芯片被选中，如果比较结果为true 。
多达八个设备可被连接到相同的总线
通过使用不同的片选位的组合。这些
输入必须连接到无论是V
CC
或V
SS
.
2.2
SDA串行数据
4.1
总线不忙（ A）
这是用于传输地址的双向销
和数据移入和移出数据的装置。它是一个开
漏极端子，因此，SDA总线需要一个上拉
电阻TO V
CC
（典型值10 kΩ的100千赫， 2千欧的
400千赫）
在正常传输数据SDA被允许仅改变
在SCL为低电平。在SCL为高电平变化
保留用于指示START和STOP条件
系统蒸发散。
数据和时钟线保持高电平。
4.2
启动数据传输（ B）
前高后SDA线同时从高到低的跳变
时钟（ SCL ）为高电平产生启动条件。
所有命令必须在前面加一个启动条件
化。
4.3
停止数据传输（ C）
2.3
SCL串行时钟
此输入用于同步从数据传送
和设备。
从低到SDA线，而高的转换
时钟（ SCL ）为高电平产生停止条件。所有
操作必须以停止条件。
4.4
数据有效（D ）
2.4
WP
该引脚可以连接到VSS ， VCC或左
浮动。在这个引脚内部下拉电阻会
保持设备在无保护的状态下，如果不浮动。
如果连接到VSS或向左浮动，正常的内存操作
被使能（读/写存储器的全部0000-1FFF ） 。
如果连接到V
CC
，写操作被禁止。读
操作不受影响。
数据线的状态代表有效数据时，
后一个启动条件，数据线是稳定的
持续时间的时钟信号的高电平期间。
线上的数据必须在LOW改变
周期的时钟信号的。有每一个时钟脉冲的
数据位。
每次数据传输开始于一个启动条件
并终止了与停止条件。数
START和之间传送的数据的字节
停止条件由主器件决定。
3.0
功能说明
该24xx64支持双向两线总线和
数据传输协议。发送数据的设备
在总线上是德网络定义为发送器，以及设备
接收数据作为接收器。总线必须CON组
由主器件产生串行受控
时钟（ SCL ） ，控制总线访问，并产生
START和STOP条件，而24xx64
可以作为一个奴隶。主机和从机都能够为运营
发送器或接收器，但主设备阻止 -
矿山的模式被激活。
4.5
应答
每个接收设备，被寻址的责任
生成的接收后的确认信号
每个字节。主器件必须产生一个额外的
一个与此相关的应答时钟脉冲
位。
注意：
该24XX64不产生任何
确认位，如果内部编程
铭周期正在进行中。
，承认必须拉低SDA的设备
在应答时钟脉冲以这样的方式行
该SDA线是在高期间，
的应答时钟脉冲。当然，
设置和保持时间，必须考虑到。能很好地协同
ING读取，主器件必须信号数据的的结束
从站通过不产生对一个应答位
已同步输出从机的最后一个字节。在这
情况下，从（ 24xx64 ）将保持数据线HIGH
使主机产生停止条件。
©
1998年Microchip的科技公司
DS21189B第4页
MICROCHIP [ MICROCHIP TECHNOLOGY ]
