ML6697
引脚说明
（引脚号TQFP封装在括号中）
针
名字
描述
1
(56)
TXCLKIN
发送时钟TTL输入。这个25MHz的时钟是频率参考
内部发射PLL时钟倍频器。该引脚应通过外部驱动
25MHz的时钟在TTL或CMOS电平。
模拟地。
发送数据的TTL输入。 TXD<3 ： 0>输入接收来自信息产业部TX数据。数据
出现在TXD<3 ： 0>顷移入ML6697上TXCLK的上升沿。
发送使能TTL输入。推动这种投入高指示的ML6697的
传输数据存在于TXD<3 ： 0> 。 TXEN边缘应该是同步的
TXCLK 。
发送错误的TTL输入。驱动该引脚与高TXEN也高，会使一部分
连续地传送加扰ħ符号。当TXEN低， TXER没有
的影响。
发送时钟TTL输出。这个25MHz的时钟相位对齐与内
125MHz的TX位时钟。出现在TXD<3数据： 0>顷移入ML6697上
该时钟的上升沿。
接收数据的TTL输出。 RXD<3 ： 0>输出上RXCLK的上升沿有效。
数字地。
数字+ 5V电源。
数字地。
恢复接收时钟TTL输出。这个25MHz的时钟进行相位对准
内置125MHz的位时钟恢复从TPINP / N接收到的信号。接受
在RXD<3数据：在下降沿0>变化，并应在上升沿被采样
这个时钟的边沿。 RXCLK被相位对齐TXCLKIN当100BASE-TX
信号不存在于TPINP / N 。
载波侦听TTL输出。 CRS变高在非空闲信号中的TPINP存在/
当收到闲置N. CRS变低。
接收使能TTL输入。当此输入为高电平时，所有的MII TTL输出
启用。当此输入为低电平时，所有的MII TTL输出为高阻态
模式。该输入不影响MDIO ， TXCLK和CRS 。
数字地。
接收数据有效的TTL输出。该输出为高电平时， ML6697接收
一个数据分组。 RXDV应同步与RXCLK的上升沿采样。
数字+ 5V电源。
收到错误的TTL输出。该输出为高电平，表示错误或无效的符号
一个分组内，或已损坏的空闲数据包之间。 RXER应进行采样
同步与RXCLK的上升沿。
MII管理接口的时钟TTL输入。在这个引脚上的时钟钟表串行数据转换为
或出ML6697的MII管理寄存器通过MDIO引脚。该
最大时钟频率MDC是2.5MHz的。
2
3, 4
5, 6
7
(58, 57)
(59,60,
61,62)
(63)
AGND1
TXD<3 ： 0>
TXEN
8
(64)
TXER
9
(1)
TXCLK
10, 12, (2, 5,
14, 16 8, 11)
11
13
15
17
(3, 4)
(6, 7)
(9, 10)
(12)
RXD<3 ： 0>
DGND1
DVCC1
DGND2
RXCLK
18
19
(13)
(14)
CRS
RXEN
20
21
22
23
(15, 16)
(17)
(18)
(19)
DGND3
RXDV
DVCC2
RXER
24
(20)
MDC
4
MICRO-LINEAR [ MICRO LINEAR CORPORATION ]
