ML6692
引脚说明
针
名字
（引脚号TQFP封装在括号中）
功能
1 (56)
TXCLKIN
发送时钟TTL输入。这个25MHz的时钟是内部频率基准
发送PLL时钟倍频器。该引脚应通过一个外部25MHz的时钟频率为驱动
TTL或CMOS电平。
模拟地。
发送数据的TTL输入。 TXD<3 ： 0>输入接收来自信息产业部TX数据。数据
出现在TXD<3 ： 0>顷移入ML6692上TXCLK的上升沿。
发送使能TTL输入。驾驶此输入高电平表示该传输ML6692
数据存在于TXD<3 ： 0> 。 TXEN边缘应该是同步的TXCLK 。
发送错误的TTL输入。驱动该引脚与高TXEN也高，会使一部分
连续发送加密ħ符号。当TXEN低， TXER没有效果。
发送时钟TTL输出。这个25MHz的时钟相位对齐与内部125MHz的
TX位时钟。出现在TXD<3数据： 0>顷移入ML6692在上升
这个时钟的边沿。
接收数据的TTL输出。 RXD<3 ： 0>输出上RXCLK的上升沿有效。
数字地。
数字+ 5V电源。
数字地。
恢复接收时钟TTL输出。这个25MHz的时钟进行相位对准
内置125MHz的位时钟恢复从TPINP / N接收到的信号。接收数据
在RXD<3 ：在下降沿0>改变，并且应在的上升沿被采样
这个时钟。 RXCLK被相位对齐TXCLKIN当100BASE- TX信号是不
出席TPINP / N 。
载波侦听TTL输出。在标准模式下100Mbps的操作， CRS变高了
presennon空闲信号在TPINP / N ，或当ML6692正在发射。 CRS变低时，
没有传输活动和接收是空闲的。对于100 Mbps的速率运行在中继器模式
或半双工模式， CRS变高，在非空闲信号只有TPINP / N的存在。
冲突检测TTL输出。对于100 Mbps的操作COL变为高电平时检测
只要在碰撞情况仍然存在网络上的碰撞，并且仍然很高。
COL为低电平时， ML6692可以工作在全双工，或环回模式。
数字地。
接收数据有效的TTL输出。这个输出变为高电平时， ML6692正在接收
数据分组。 RXDV应同步与RXCLK的上升沿采样。
数字+ 5V电源。
收到错误的TTL输出。该输出为高电平，表示错误或无效的符号
一个分组内，或已损坏的空闲数据包之间。 RXER应进行采样
同步与RXCLK的上升沿。
MII管理接口的时钟TTL输入。在这个引脚上的时钟钟表串行数据移入或
出ML6692的MII管理寄存器通过MDIO引脚。最大时钟
频率MDC为2.5MHz的。
2 (57, 58)
3, 4, 5, 6,
(59, 60, 61, 62)
7 (63)
8 (64)
9 (1)
AGND1
TXD<3 ： 0>
TXEN
TXER
TXCLK
10, 12, 14, 16
(2, 5, 8, 11)
11 (3, 4)
13 (6, 7)
15 (9, 10)
17 (12)
RXD<3 ： 0>
DGND1
DVCC1
DGND2
RXCLK
18 (13)
CRS
19 (14)
COL
20 (15, 16)
21 (17)
22 (18)
23 (19)
DGND3
RXDV
DVCC2
RXER
24 (20)
MDC
4
MICRO-LINEAR [ MICRO LINEAR CORPORATION ]
