ML65F16245
建筑描述
该ML65F16245是一个16位（双八进制）的非反相总线
收发器与3态输出设计为2.7V至3.6V
V
CC
操作。该器件是专为异步
数据总线之间的通信。该ML65F16245
可以作为2个8位收发器或作为一个16位
收发器可以被指定为端口A总线和端口-B
总线。方向和输出使能控制是
设计用于操作这些配置。方向
控制销（ IDIR ）控制数据流的方向。
输出使能引脚（ 10E， 2OE ）覆盖的方向
控制和禁用这两个端口。
到现在为止，是典型的实现了这些收发器
在CMOS逻辑，并提出要通过TTL兼容大小
适当的输入设备。为了缓冲大
电容与CMOS逻辑，有必要级联
偶数个反相器，每个连续的逆变器
不是前面的，最终导致一个更大的
逆变器将驱动所需的负载电容
所需的频率。每个逆变器级代表
在浇注过程中附加的延迟，因为为了使
单栅切换，输入必须杀死超过
电源电压的一半的。这些16位CMOS的最佳
缓冲区已设法推动50pF的负载电容与
为3ns的延迟。
微型线性产生了16位收发器与一个
通过使用独特的电路延时小于2ns （在3.3V ）
体系结构，它不需要级联逻辑门。
该ML65F16245的基本体系结构示于
图6.在该电路中，有两个路径的输出。
一个路径提供电流给负载电容，其中
该信号被认定，而另一个路径吸收电流
从输出时，信号被否定。
断言路径达林顿对包括
晶体管Q1和Q2 。晶体管Q1的作用是
通过从输入阶段来提高电流增益
输出，以增加输入电阻和降低
输入电容。在过渡状态（输入
从低到高）输出晶体管Q2的源大
电流的量，以快速充电，一个高度
电容性负载，这实际上降低了总线的沉降
时间。这个电流被指定为我
动态
.
否定路径也达林顿对包括
晶体管Q3和Q4的晶体管。随着M1连接
达林顿对的输入端，晶体管Q4然后汇一
大量电流从输入转换期间
高到低。
逆变器X2是一个有用的缓冲区，不仅驱动
输出朝向上轨道，而且将输出到
下导轨。
有许多MOSFET的图6中未示出。
这些MOSFET被用于3-状态缓冲器。
V
CC
OE
Q1
Q2
X1
IN
X2
OUT
M1
Q3
Q4
图6.一个缓冲的ML65F16245细胞
7
MICRO-LINEAR [ MICRO LINEAR CORPORATION ]
