ML6430/ML6431
引脚说明
针
名字
（注： ML6430和ML6431引脚功能完全相同
除了
引脚16参见下文）
针
名字
功能
功能
1
P2/S
数据
这是一个双功能引脚。如果预设
被启用，请参阅表7。如果预设
被禁用，串行总线的数据输入。
这是一个双功能引脚。如果预设
被启用，请参阅表7。如果预设
被禁用，串行总线时钟输入。
13
FREERUN
2
P3/S
CLK
强制PLL以在选定的运行
无需同步到视频标准
信号。准确度为± 20ppm的中
FREERUN具有理想的晶体，否则
锁定到视频源
14
3
SLEEP/54MHz
硬件睡眠模式：低的时候，
禁用整个芯片的超低
功耗。休眠模式可
也可用于通过串行总线/禁用
（寄存器8 ） 。 54MHz的是时钟输入。
这可以是任何4X时钟高达
为70MHz用于脉冲产生。
15
V
CC
S
GND S
模拟电源的同步分离器。
模拟地同步分离器。
16
NOSIGNAL表示视频信号的活动有没有
在复合输入被检测到。
如果NOSIGNAL =低，这种情况
并不意味着锁定已
确立。该NOSIGNAL引脚可以
绑FREERUN创建本地
环，其中，同步锁相不会尝试
锁定直到一个信号是在检测到
输入。
锁定
指示数字PLL锁定到
输入的视频信号。
4
5
6
CV
IN
/H
SYNC
复合视频输入;在视频输入
典型的复合视频应用，
为YUV应用程序或Y输入，或G
输入RGB应用同步
绿色。对于典型的VGA或其他
高性能显示应用
中，这种输入可以与被提供
一个TTL电平H
SYNC
信号和所述
与TTL提供的垂直同步输入
等级V
SYNC
信号。
CV
REF
参考电压为内部同步
切片机。外部电容器被驱动
由电荷泵跟随同步
TIP 。
垂直输入用于非复合
源。该输入可以被提供
与TTL电平V
SYNC
信号。为
复合输入该引脚接高电平
或低。
模拟电源引脚的模拟PLL 。
模拟地模拟PLL 。
水晶可能是并联调谐3.58
MHz或为4.43MHz ，或可被驱动
通过这些外部振荡器
的频率，或以4x这些
频率。
晶体驱动引脚。如果不使用连接
外部振荡器或时钟。
（ ML6430 ） AUDIOCLK
数字音频时钟输出。
可编程的32kHz ， 44.1kHz的或
48kHz的输出。
（ ML6431 ） AUDIOCLK / PHERROUT
这是一个双模式引脚。引脚选择
通过串行总线（注册7 ） 。 AUDIOCLK
是音频时钟信号（见表9）。
PHERROUT表示是否
传入的HSYNC是超前还是落后
输出水平同步。
现场ID
场标志：奇数= 1 ，即使= 0
16
7
17
18
2X 2X时钟过采样像素时钟&
输出的数字锁相环。公称
27MHz的频率
1X时钟/ 4x时钟
1X像素时钟。标称频率
13.5兆赫的54MHz ± 20ppm以下的或
FREERUN具有理想的晶体，否则
锁定到视频信号源。 PAL 4X时钟
不可用（不4x4.4336MHz时钟） 。
GND B
V
CC
B
F
RESET
输出驱动器数字地面
缓冲区。
数字电源的输出驱动器的缓冲区。
帧复位;低电平有效的二分之一
在高向低转换线
域ID 。在NTSC模式， FRESET云
低就高到低转换
外地ID引脚，并在年初
线1 （见图2） 。在PAL模式下，
FRESET变低就高到低
在Field ID引脚，并在过渡
线310的端部（参见图3） 。
8
V
SYNC
19
9
10
11
V
CC
A
GND之间的
XTAL
IN
20
21
22
12
XTAL
OUT
3
MICRO-LINEAR [ MICRO LINEAR CORPORATION ]
