ML4900
5V
IN
12V
IN
OUTEN
UP ＃
D1
BAW56
C11
22µF
25V
C10
220nF
16V
C13
1µF
16V
R5
100kΩ
R4
1kΩ
C12
220nF
16V
ML4900
1
2
3
4
5
3X C1
1800µF
10V
C2
C3
VID0
VID1
VID2
VID3
PWRGD
C8
220nF
16V
D0
D1
D2
D3
SHDN
PWR GOOD
VREF
GND
保护
16
VDD
15
ñ DRV ħ
14
ñ DRV L
13
PWR GND
12
COMP
11
ISENSE
10
VFB
9
R3
330kΩ
C9
33pF
Q2
R1
5mΩ
1W
4X C4
1800µF
10V
C5
C6
C7
Q1
L2
1.4µH
V
CC
P
6
7
8
V
SS
图1. Pentium Pro的VRM电路
和GND引脚。同时， PWR GND必须有一个
低阻抗连接到接地平面上使用
板，高瞬时电流会流入PWR
GND当N DRV L和N DRV H开关电容
输出MOSFET栅极的负荷。布局技术
满足这些要求是返回PWR GND
到R1的接地端使用高电流开
连接。图2示出了一个成功的
实施这些PCB布局要求。
I
SENSE
是输入到一个中速，高灵敏度
比较器。常常是有帮助屏蔽迹运行
从R1至我
SENSE
以“保护走线”连接到电路
地面上。
补偿元件R3和C9是高
阻抗节点连接到电压的输出
环路误差放大器。这些组分应保持在
靠近ML4900 。 C9应退还
接地，而不是PWR GND或PC的接地平面
板。它可能有助于屏蔽从跟踪运行
R3至COMP与“防护线”连接到电路
地面上。
保持V
REF
旁路电容C8接近ML4900 。
确保其接地连接至GND ，不PWR
GND或印刷电路板的接地平面。
在V
DD
旁路电容器C10和C11应该
返回到PWR GND或PC板的地平面。
他们不应该返回到GND ，由于高瞬态
电流，从而可能干扰电流传感
功能。
为了减小电路尺寸，复杂性和成本，直接
在输出级驱动所有N沟道功率MOSFET的
的情况下，从12V输入总线而得。这也提供了
至少10V的V
GS
增强到MOSFET （多个）
执行同步整流功能。该
功率开关MOSFET （S ） ，然而，有一个最坏情况
V
GS
增强的约6V，因此必须
逻辑电平的部分。
如果给定的设计采用功率MOSFET的8引脚SOIC
包装风格，记住了散热
这些部件的性能在很大程度上取决于由铜
区提供给他们的水渠。良好的布局将最大限度地
这个区域。
TO
同步
整流器器
MOSFET
来源
TO
ISENSE
TO
PWR GND
TO
GND
SENSE
电阻器
功率地
（地平面）
图2.开尔文检测连接
7
MICRO-LINEAR [ MICRO LINEAR CORPORATION ]
