DS1643/DS1643P
时钟精度（ DIP MODULE ）
该DS1643是保证计时精确度内
1
每月分钟，在25℃ 。
时钟精度（ POWERCAP MODULE ）
该DS1643P和DS9034PCX各自独立为精度进行测试。一旦安装在一起时，
模块是保证保持时间的精确度内
1.53
每月（为35ppm ）分钟25C 。
表2.寄存器映射，存储区1
地址
1FFF
1FFE
1FFD
1FFC
1FFB
1FFA
1FF9
1FF8
OSC
=停止位
W =写位
B
7
—
X
X
X
X
X
OSC
W
B
6
—
X
X
Ft
X
—
—
R
B
5
—
X
—
X
—
—
—
X
数据
B
4
B
3
—
—
—
—
—
—
X
X
—
—
—
—
—
—
X
X
B
2
—
—
—
—
—
—
—
X
B
1
—
—
—
—
—
—
—
X
B
0
—
—
—
—
—
—
—
X
功能
YEAR
MONTH
日期
天
小时
分钟
秒
控制
范围
00-99
01-12
01-31
01-07
00-23
00-59
00-59
A
R =读位
X =未使用
FT =频率测试
注意：
所有显示的“X”位不被使用，但必须设置为“0”，进行适当的时钟操作。
检索数据从RAM或时钟
的DS1643是在读模式下，每当
WE
（写使能）为高和
CE
（芯片使能）是低的。该
器架构允许的纹波通过访问任何的在NV SRAM中的地址位置。有效
数据将在T内的DQ引脚
AA
之后的最后一个地址输入是稳定的，从而提供了
CE
和
OE
访问时间和状态感到满意。如果
CE
or
OE
访问时间得不到满足，有效数据将
可在芯片的后者允许访问（叔
CEA
），或者，在输出使能访问时间（t
OEA
） 。的状态
数据输入/输出引脚（DQ）是由控制
CE
和
OE
。如果输出为t之前激活
AA
中，数据
线被驱动到一个中间状态，直到吨
AA
。如果地址输入，而改变
CE
和
OE
仍然有效，输出数据有效期为输出数据保持时间（t
OH
），但将会进入不确定
直到下一个地址的访问。
将数据写入RAM或时钟
在DS1643处于写模式时
WE
和
CE
处于其活性状态。写的是开始
参考后者发生过渡
WE
or
CE
。该地址必须在整个持有有效
该循环。
CE
or
WE
必须返回非活动最少的t
WR
之前，另一次读的起始或
写周期。数据必须是有效的吨
DS
之前写的结尾，并保持有效吨
DH
之后。在一个
典型应用中，
OE
信号将是在写周期期间高。不过，
OE
设置可以是有源
那小心与数据总线，以避免总线冲突。如果
OE
低前
WE
低转换
数据总线可以成为活性与由地址输入定义的读出的数据。在低过渡
WE
将
然后禁用输出吨
WEZ
后
WE
变为有效。
5 17
MAXIM [ MAXIM INTEGRATED PRODUCTS ]
