DS1302涓流充电时钟芯片
CE和时钟控制
驱动CE输入高启动所有的数据传送。行政长官输入提供两个功能。首先，CE接通
控制逻辑，允许访问所述移位寄存器的地址/命令序列。第二， CE信号
提供终端可以是单字节或多字节的CE数据传输的方法。
的时钟周期是一个上升沿之后的下降沿的时序。用于数据输入，数据必须是在有效
的时钟和数据位的上升沿是在时钟的下降沿输出。如果CE输入为低时，所有的数据
转让终止和I / O引脚变为高阻状态。图4示出了数据传输。在上电时， CE的
必须是一个逻辑0直至V
CC
> 2.0V 。另外， SCLK必须为逻辑0时的CE被驱动到逻辑1状态。
数据输入
以下的8个SCLK周期即输入一个写入命令字节，数据字节被输入上的下一个上升沿
8个SCLK周期。额外的SCLK周期应该忽略他们在不经意间发生。数据输入开始的
位0 。
数据输出
以下的8个SCLK周期是输入读命令字节，数据字节是上的下降沿输出
接下来的8个SCLK周期。注意，第一个数据位要被发送发生在第一个下降沿的最后一位后
命令字节的写入。额外的SCLK周期重传数据字节应不慎发生
只要CE仍然很高。此操作允许连拍模式下阅读能力。此外， I / O引脚为三
根据SCLK的每个上升沿表示。数据输出起始位0 。
突发模式
连拍模式可针对时钟/日历或RAM寄存器通过解决位置31十进制指定
（地址/命令位1〜 5 =逻辑1） 。和以前一样， 6位指定的时钟或RAM和第0位指定读或
写。没有数据存储容量地点9到31的时钟/日历寄存器或位置31
的RAM寄存器。读取或突发模式写入开始位地址0 0 。
当写在突发模式中的时钟寄存器，第8 ，写入时必须以使数据
被转移。然而，写入到RAM中的突发模式时，没有必要写所有31字节的数据，以
传输。被写入每个字节将被转移到RAM不管所有31个字节是否被写入或没有。
时钟/日历
通过读取相应的寄存器字节获得的时间和日历信息。表3示出了实时时钟
寄存器。时间和日历设置，或通过写入相应的寄存器的字节初始化。的内容
时间和日历寄存器中的二进制编码的十进制（BCD）格式。
一天，一周的增量寄存器在午夜。对应于星期几的值是用户定义的，但
必须是连续的（也就是说，如果1等于星期日，那么2等于星期一，依此类推）。不合逻辑的时间和日期的项
导致不确定的操作。
当读取或写入的日期和时间寄存器，二次（用户）缓冲区用于防止错误时的
内部寄存器更新。当读取时间和日期寄存器，用户缓冲器被同步到
内部寄存器的CE的上升沿。
倒计时链复位时的秒寄存器写入。写传输发生在下降沿
CE 。为了避免过渡的问题，一旦倒计时链复位，剩余的时间和日期寄存器必须是
写在1秒内。
在DS1302可在任一12小时或24小时模式下运行。位的时间的7寄存器被定义为12或24
小时模式选择位。当高， 12小时模式选择。在12小时模式下，第5位是
AM /
下午有位
逻辑高电平表示PM 。在24小时模式下，第5位是第二个10小时位（ 20-23小时） 。小时的数据必须是
重新初始化时的12 /
24
位被改变。
6 13
MAXIM [ MAXIM INTEGRATED PRODUCTS ]
