实时时钟
DS12885/DS12887/DS12887A/DS12C887/DS12C887A
引脚说明(续)
针
所以,
PDIP
EDIP
PLCC
TQFP
名字
功能
低电平有效输出中断请求。该
IRQ
引脚的低电平有效输出
设备可被用作中断输入给处理器。该
IRQ
产量
仍然是长而低的状态位引起中断的存在和
相应的中断使能位被置位。该处理器程序正常
读取C寄存器来清除
IRQ
引脚。该
RESET
脚也清除待定
中断。当没有中断条件都存在时,
IRQ
电平是在高
阻抗状态。多个中断设备可以连接到一个
IRQ
总线,其前提是它们都是开漏。该
IRQ
引脚为开漏输出
,需要一个外部上拉电阻到V
CC
.
连接了主电池。 ( DS12885只)电池的电压必须保持
之间的最小和最大限制为正确的操作。如果备份
供应不提供,V
BAT
必须接地。直接连接电池
在V
BAT
引脚。在V之间串联二极管
BAT
引脚和电池可能
从而影响正常操作。 UL认证,以确保防止反充电
与锂电池中使用时。
低电平有效RAM清除。该
RCLR
脚是用来清除(设置为逻辑1 )所有
通用RAM ,但不影响与RTC相关的RAM中。对
清除该RAM中,
RCLR
在电池备份必须强制输入逻辑0时
模式时, V
CC
不适用。该
RCLR
功能被设计为可使用
通过人机接口(短路手动或通过一个开关接地),而不是
要被驱动与外部缓冲器。该引脚在内部上拉。不要使用
该引脚上的外部上拉电阻。
方波输出。 SQW引脚可以输出从13抽头1的信号
由RTC的15个内部分频器阶段提供的。的频率
SQW引脚可以通过编程寄存器A被改变,如表1所示。
该SQW信号可以开启和关闭使用寄存器B中的SQWE位来打开
SQW信号不可用时, V
CC
小于V
PF
.
直流电源引脚用于主电源。当V
CC
在正常应用
限,该装置是完全可访问和数据可以写入和读出。当
V
CC
低于V
PF
读取和写操作被禁止。
19
19
23
21
IRQ
20
—
24
22
V
BAT
21
21
(DS12887A/
DS12C887A)
25
24
RCLR
23
23
27
26
SQW
24
24
28
28
V
CC
10
____________________________________________________________________