产品概述
•
命令排队支持,高达128
•
•
•
•
•
优秀的命令
单独的SATA请求/响应队列
用于描述和数据的64位寻址的支持
缓冲器在系统存储器
预读
高级中断合并
通过ATA SMART先进的驱动器诊断
命令
两个XOR的DMA
•
有用的RAID应用
•
支持多达八个源XOR操作
块
•
还支持iSCSI的CRC- 32的计算
中断控制器
可屏蔽中断CPU核心
(和PCI Express PCI Express中的情况下
端点)
个通用32位定时器/计数器
SPI端口
•
通用SPI接口
•
另外从SPI ROM支持启动
两个TWSI接口
通用TWSI主/从
24多功能引脚专用外设
功能和通用I / O
•
每个引脚可独立配置
•
GPIO输入可用于从注册中断
外部设备,并能产生可屏蔽
中断
时钟发生器
•
支持内部代CPU核心时钟,
DRAM时钟频率,核心频率,千兆以太网时钟, USB时钟,
从一个单一的25 MHz参考和SATA时钟
时钟
•
还支持扩频参考时钟
掉电支持
•
支持CPU等待中断模式(关机
CPU内核时钟)
•
可选门的不同时钟树
接口
•
支持DRAM的自刷新
•
支持的PCI-Express ,USB和SATA物理层关闭
下
27× 27毫米FCBGA封装, 1毫米焊球间距
加密引擎
•
硬件实现加密和
认证引擎,以提高数据包处理
速度
•
专用DMA喂硬件发动机
从内部SRAM存储器或从所述数据
DDR内存
•
实现了AES ,DES和3DES加密
算法
•
实现SHA1和MD5认证
算法
三个UART接口
•
16550兼容的UART
•
每个端口有两个引脚用于发送和接收
操作,两个引脚用于调制解调器控制
功能
•
一个通道还支持DMA
四通道独立的DMA控制器
•
通过描述符的链接列表链接
•
将数据从任何接口,所有接口
•
DMA触发由软件或外部硬件
•
支持增量或持有源和
目标地址
©2008 Marvell公司
2008年,初步12月6日,
文档分类:专有信息
MV- S105424 - U0版本B
第5页