88F6180
硬件规格
特点
该88F6180包括：
•
高性能CPU核心，以高达运行
800兆赫，集成，四通，组相联
L1 16 KB I高速缓存/ 16 KB数据缓存和统一，
256 KB ， 4路，组相联的二级缓存
•
高带宽双端口DDR2存储器接口
（ 16位DDR2 SDRAM @高达to400 MHz的数据率）
•
的PCI Express （×1）的端口，集成的PHY
•
千兆位以太网（ 10/100/1000 Mbps）的MAC
•
USB 2.0端口，集成PHY
•
安全加密引擎
•
S / PDIF（ Sony / Philips数字互连格式） /
I
2
S（内部集成的音频），音频输入/输出
接口
SD / SDIO / MMC接口
两个异或发动机，每块包含两个异或/ DMA
信道（总共四个XOR / DMA通道）
与SPI闪存引导支持SPI端口
与引导支持8位NAND闪存接口
两个16550兼容的UART接口
TWSI口
30多功能引脚
内部实时时钟（ RTC ）
中断控制器
计时器
128位的电熔丝（一次性可编程存储器）
•
•
•
•
•
支持两个DRAM芯片选择
支持所有DDR器件密度高达1千兆
支持多达16开页（每页银行）
高达512 MB的总地址空间
支持板载DDR设计（无DIMM
支持）
•
支持2T模式，使高频
在重负载配置操作
•
支持DRAM bank的交错
•
支持每一个存储128字节的突发
ACCESS
PCI Express接口（×1）
•
PCI Express基础1.1兼容
•
集成的低功耗SERDES PHY的基础上，
•
•
•
•
•
•
•
•
•
•
•
的Sheeva
™
CPU核心
•
高达800 MHz的
•
32位和16位RISC体系结构
•
符合v5TE的体系结构，如在出版
该
ARM建筑师参考手册，
第二
版
•
包括MMU支持虚拟内存功能
•
256 KB ， 4路，组相联的L2高速缓存的统一
•
16 KB， 4路，组相联的I-cache中
•
16 KB， 4路，组相联数据缓存
•
64位内部数据总线
•
分支预测单元
•
支持JTAG / ICE ARM
•
同时支持大端和小端模式
DDR2 SDRAM控制器
•
16位接口
•
高达200 MHz的时钟频率（ 400 MHz的数据
率）
•
DDR SDRAM为1的时钟比率： N和2 ：N
在DDR SDRAM和CPU核心之间，
分别
•
SSTL 1.8V的I / O
•
I / O的输出阻抗自动校准
•
•
•
•
•
•
•
•
•
•
•
•
Marvell的证明
®
SERDES技术
作为根联合体或端点的端口
X1链路宽度
2.5 Gbps的数据速率
巷极性反转支持
128个字节的最大有效载荷大小
单个虚拟信道（ VC- 0）
重播缓冲支持
扩展的PCI Express配置空间
高级错误报告（ AER ）的支持
电源管理： L0和L1的软件支持
中断模拟消息支持
错误消息支持
PCI Express的主特定功能
•
单杰出读事务
•
多达128个字节的最大读取请求
•
多达128个字节的最大写入请求
•
在多达四个突出的读事务
终端模式
PCI Express的目标的特定功能
•
支持多达8个读取请求交易
•
4 KB的最大读取请求大小
•
128字节最大写入请求
•
支持PCI Express访问所有的
控制器的内部寄存器
集成的千兆以太网（ 10/100/1000 ）端口的MAC
•
支持10/100/1000 Mbps的
•
专用DMA之间的数据移动
内存和端口
•
在收到基于目标的优先级排队
地址（ DA ） ， VLAN标记和IP TOS
•
第2/3/4层帧封装检测
•
TCP / IP校验在接收和发送
文档。第MV- S104988 - U0英文内容
第4页
文档分类：专有信息
©2008 Marvell公司
2008年，初步12月2日，
MARVELL [ MARVELL TECHNOLOGY GROUP LTD. ]
