L7C108
L7C109
128K ×8静态RAM
开关特性
在整个工作范围
R
EAD
C
YCLE
注意事项5 , 11 , 12 , 22 , 23 , 24 ( NS )
L7C108/109
15/15-L 20/20-L 25/25-L
符号参数
t
AVAV
t
t
t
t
t
t
t
t
t
PU
0
输出使能低到输出有效
0
6
0
3
7
8
0
6
0
地址更改为输出变化
3
15
3
8
10
0
10
0
读周期时间
15
15
3
20
3
10
10
0
15
0
20
20
3
25
3
15
15
0
20
25
25
3
35
3
20
20
35/35-L 45/45-L
35
35
3
45
45
45
最小值最大值最小值最大值最小值最大值最小值最大值最小值最大值
R
EAD
C
YCLE
- A
地址H1
C
ONTROLLED
注释13 , 14
t
AVAV
地址
t
AVQV
数据输出
以前的数据有效
数据有效
t
AVQX
t
PU
I
CC
t
PD
R
EAD
C
YCLE
- CE / OE ç
ONTROLLED
N
OTES
13, 15
CE
t
AVAV
t
ELQV
t
ELQX
t
EHQZ
OE
t
GLQX
数据输出
高阻抗
t
GLQV
数据有效
t
GHQZ
高
阻抗
t
PU
ICC
50%
t
PD
50%
逻辑器件股份有限公司
www.logicdevices.com
4
1M静态RAM
2012年2月17日LDS - L7C108 / 9 -G