欢迎访问ic37.com |
会员登录 免费注册
发布采购

LF9501JC20 参数 Datasheet PDF下载

LF9501JC20图片预览
型号: LF9501JC20
PDF下载: 下载PDF文件 查看货源
内容描述: 可编程线路缓冲区 [Programmable Line Buffer]
分类和应用:
文件页数/大小: 7 页 / 54 K
品牌: LOGIC [ LOGIC DEVICES INCORPORATED ]
 浏览型号LF9501JC20的Datasheet PDF文件第1页浏览型号LF9501JC20的Datasheet PDF文件第2页浏览型号LF9501JC20的Datasheet PDF文件第3页浏览型号LF9501JC20的Datasheet PDF文件第4页浏览型号LF9501JC20的Datasheet PDF文件第6页浏览型号LF9501JC20的Datasheet PDF文件第7页  
LF9501  
DEVICES INCORPORATED  
Programmable Line Buffer  
SWITCHING CHARACTERISTICS  
COMMERCIAL OPERATING RANGE (0°C to +70°C) Notes 9, 10 (ns)  
LF9501–  
*
40  
*
31  
*
15  
25  
20  
Symbol Parameter  
Min Max Min Max Min Max Min Max Min Max  
tCYC  
tPW  
tDS  
Cycle Time  
40  
15  
12  
2
31  
12  
10  
2
25  
10  
8
20  
8
6
2
6
2
6
2
6
2
6
2
15  
6
5
0
5
0
5
0
5
0
5
0
Clock Pulse Width  
Data Input Setup Time  
tDH  
Data Input Hold Time  
2
tES  
Clock Enable to Clock Setup Time  
Clock Enable to Clock Hold Time  
Length Control Input Setup Time  
Length Control Input Hold Time  
Length Control Enable to Clock Setup Time  
Length Control Enable to Clock Hold Time  
Mode Select Setup Time  
12  
2
10  
2
8
tEH  
2
tLS  
13  
2
10  
2
8
tLH  
2
tLES  
tLEH  
tMS  
tMH  
tOUT  
tOH  
tENA  
tDIS  
13  
2
10  
2
8
2
13  
2
10  
2
8
Mode Select Hold Time  
2
Clock to Data Out  
22  
16  
15  
14  
10  
Output Hold Time (Note 8)  
4
4
4
4
4
Three-State Output Enable Delay (Note 11)  
Three-State Output Disable Delay (Note 11)  
25  
25  
20  
24  
15  
15  
14  
14  
12  
12  
CLOCK ENABLE TIMING — CLKSEL LOW  
CLK*  
t
ES  
t
PW  
t
ES  
t
MH  
CLKEN  
INTERNAL  
CLOCK  
LENGTH CONTROL TIMING — CLKSEL LOW  
CLK*  
tLES  
t
LEH  
tMH  
LCEN  
tLS  
tLH  
LC10-0  
*When CLKSEL is HIGH, assume CLK is inverted.  
*DISCONTINUED SPEED GRADE  
Video Imaging Products  
08/16/2000–LDS.9501-H  
5