LTC1655/LTC1655L
DEFI ITIO S
微分非线性（ DNL ） ：
之间的差
所测得变化和理想的1LSB变化的任何
两个相邻码。任何两个代码之间的DNL误差
的计算方法如下：
DNL = （ ΔV
OUT
- LSB ） / LSB
哪里
∆V
OUT
之间所测量的电压差
两个相邻码。
数字馈通：
出现在模拟的故障
从数字输入时，所造成的AC耦合输出
他们改变状态。毛刺的面积被指定
（NV ） （秒） 。
满量程误差（ FSE ） ：
实际全的偏差
量程电压理想。 FSE包含的偏移的影响
和增益误差（见应用信息） 。
增益误差（GE ） ：
满量程之间的差
从理想的满量程值DAC的输出失调后
误差进行了调整。
积分非线性（ INL ） ：
从一个直的偏差
行通过DAC传递的终点
曲线（端点INL ） 。由于输出不能低于
为零时，线性度被满刻度和之间测量
这保证了输出的最低代码将大于
零。的INL误差在给定的输入代码被计算为
如下所示：
INL = [V
OUT
– V
OS
– (V
FS
– V
OS
)(code/65535)]/LSB
其中，V
OUT
时的DAC的输出电压测量
给定的输入代码。
最显着的位（LSB ） ：
理想的电压差
之间的两个连续代码。
LSB = 2V
REF
/65536
分辨率（ N） ：
德网络网元的DAC输出状态数
(2
n
）的划分满量程范围。决议没有
暗示线性度。
电压偏移误差（V
OS
):
名义上，该电压在
在DAC中装入全零输出。单一
供应DAC，可以有一个真正的负偏移，但是输出
不能低于零（见应用信息） 。
出于这个原因，单电源DAC偏移的测量是在
这保证了输出的最低代码会更大
于零。
单操作
串行接口
在D中的数据
IN
输入被装入移位寄存器
在时钟的上升沿。该MSB先加载。该
DAC寄存器从移位寄存器时加载数据
CS / LD被拉高。时钟在内部禁用时
CS / LD为高。注： CLK要低前CS / LD是
拉低，以避免额外的内部时钟脉冲。输入
字必须是16位宽。
16位的移位寄存器的缓冲输出是可用的
在D
OUT
销摆动，从GND到V
CC
.
多LTC1655s / LTC1655Ls可以菊花链用于─
通过连接对D GETHER
OUT
销到D
IN
下一针
而芯片的时钟和CS / LD信号保持共同
所有芯片的菊花链。串行数据时钟所有
U
U
U
该芯片，然后将CS / LD信号被拉高以更新
所有的人都同时进行。移位寄存器和DAC
寄存器被清为在上电时都为0 。
电压输出
该LTC1655 / LTC1655L轨到轨输出缓冲罐
源出或吸入5毫安在整个工作温度
范围，同时拉动正电源，以600mV的范围内
电压或接地。输出级配备了一个
限变，让12nV -S的中间电平毛刺。在上电
时，输出清除至0V 。
在任何支持的几毫伏的输出摆幅
双层铁路空载时，并具有等效输出电阻
驱动负载时， 40Ω的tance （ 70Ω为LTC1655L ）
到导轨上。输出可驱动1000pF的没有进入
振荡。
9
LINER [ LINEAR TECHNOLOGY ]
