LTC2960
应用信息
最接近1％的电阻值为34K 。 R 3是容易得到
来自：
R3 = R
SUM
- R1 - R2 = 8M - 499K - 34K
R3 = 7.467MΩ
最接近1％的电阻值为7.5MΩ 。堵漏
标准值放回方程得出的设计
对于下降重置和中值
+
电压：
V
IN +
= 6.4V, V
RST
= 6.028V
图2显示了输入如何可以被偏置
监测两个电压（ V1，V2） 。在这个例子中，四
电阻器。计算每个分频比为
所需的下限阈值（ V
FT
）使用：
V
布鲁斯V
FT
=
– 1=
FT
– 1
0.4V
RNA V
TH
在图2中， OUT是绑回
MR
输入，使得
状态
RST
输出依赖于两个V1和V2 。如果
V1和V2都高于配置的下限阈值
加上滞后，
RST
允许拉大。如果独立
的状态输出操作需要，简单地忽略
出来
MR
连接。
V1
V2
R2B
R1B
LTC2960-1/
LTC2960-3
ADJ
RST
输出（ V）的
到一个用户定义的电压上升到36V用的电阻器。该
开漏上拉电压可大于V
CC
。选择
与所希望的输出的上升时间和兼容的电阻
负载电流规格。图3显示了典型的
LTC2960-1 OUT输出行为。当状态输出
都低，功率耗散在上拉电阻。
7.5
6
4.5
3
1.5
0
0
1.5
3
4.5
V
CC
(V)
6
7.5
2960 F03
图3. OUT与V
CC
（ LTC2960-1 ）外部配置为6V
阈值与
RST
连接到V
CC
通过上拉电阻
IN
+
R2A
R1A
MR
OUT
2960 F02
无论是LTC2960-3和LTC2960-4的输出可以是
配置为低压有源上拉或开
沥干。这是通过搭售的DV做
CC
销到任何一个电源
或GND 。采用有源上拉时的配置， DV
CC
TIED
到电源，降低了功耗，消除了
通过上拉电阻，当输出绘制静态电流
低，提高了输出上升时间。在图4 （ a）中，一个
LTC2960-3具有通过搭售配置的主动上拉输出
DV
CC
到1.6V至5.5V电源供电。在图4 （ b）所示， LTC2960-3
有通过捆绑的DV配置的漏极开路输出
CC
销到
地面上。当DV
CC
连接到地两个输出
是漏极开路和上拉电阻。
有些应用需要
RST
和/或OUT输出到
有效与V
CC
下到地面时， DV
CC
被捆绑
V
CC
。有源上拉起来满足这个要求与AD-
从输出到DITION可选的外部电阻器的
地面上。该电阻为漏电流的路径，
防止输出浮动电压未定
年龄在连接到高阻抗（如CMOS
逻辑输入） 。该电阻值应小到足以
2960f
图2.双电压监控
选择输出逻辑风格
该LTC2960状态输出有两种选择：
漏极开路（ LTC2960-1 / LTC2960-2 ）或有源上拉了
该DV
CC
引脚取代RT引脚（ LTC2960-3 / LTC2960-4 ） 。
漏极开路选项允许输出上拉
9
LINEAR [ LINEAR INTEGRATED SYSTEMS ]
