LTC1588/LTC1589/LTC1592
PI FU CTIO S
I
OUT1
（引脚5 ） ：
真正的DAC电流输出。绑
反相电流 - 电压的运算放大器的输入端。
I
OUT2
（引脚6 ） ：
补DAC电流输出。去甲
马利绑AGND引脚。
AGND （引脚7 ） ：
模拟地。绑到系统的模拟
接地平面。
GND （引脚8 ） ：
地面上。绑到系统的模拟地
平面。
V
CC
（ 9脚） ：
正电源输入。 4.5V
≤
V
CC
≥
5.5V.
需要一个0.1μF的旁路电容到地。
SDO （引脚10 ） ：
串行数据输出。在这个引脚的数据被转移
出在SCK的上升沿。
SDI （引脚11 ） ：
串行数据输入。
SCK （ 12脚） ：
串行接口时钟。在SDI引脚的数据
移入输入移位寄存器在上升沿SCK的边沿。
CS / LD （引脚13 ） ：
片选输入。当CS / LD低，
SCK启用将数据移入输入移位寄存器。
当CS / LD被拉高， SCK被禁止和控制
逻辑执行控制字（第4位的输入的
如表1中所示的数据流）。
CLR （引脚14 ） ：
当CLR被带到一个逻辑低电平，它集
DAC输出为0V ，所有内部寄存器零代码。
REF （引脚15 ） ：
DAC的基准输入。一般为5V ，接受
最多
±15V.
R2 （引脚16 ） ：
双极电阻R2 。通常绑到DAC
参考输入REF（引脚15 ）和所述反相器的输出
放大器绑至R
COM
（引脚1 ） 。
FU CTIO表
表1
内部寄存器状态
命令
手术
每次执行命令
C0
在CS / LD的上升沿
0复制数据字DN SREG中以BUF1
1 BUF1的数据复制到BUF2
0复制数据字DN SREG中，以BUF1和BUF2
1保留（不使用）
0保留（不使用）
1保留（不使用）
0保留（不使用）
1保留（不使用）
0设定范围为5V 。复制DN SREG中，以BUF1和BUF2
1设定范围为10V 。复制DN SREG中，以BUF1和BUF2
0设定范围为
±5V.
复制DN SREG中，以BUF1和BUF2
1设置范围
±10V.
复制DN SREG中，以BUF1和BUF2
0设定范围为
±2.5V.
复制DN SREG中，以BUF1和BUF2
1设定范围为-2.5V至7V 。复制DN SREG中，以BUF1和BUF2
0保留（不使用）
1无操作
SREG
数据字
DN IN输入
移位寄存器
Dn
X
Dn
BUF1
输入
卜FF器
Dn
Dn
Dn
BUF2
DAC
卜FF器
（ DAC输出）
没有变化
Dn
Dn
DAC
产量
范围
没有变化
没有变化
没有变化
C3
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
C2
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
C1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
数据字DN（ n = 0至15 ）是最后16位移位到输入移位寄存器SREG对应于DAC码。
U
U
U
U
U
Dn
Dn
Dn
Dn
Dn
Dn
X
Dn
Dn
Dn
Dn
Dn
Dn
没有变化
Dn
Dn
Dn
Dn
Dn
Dn
没有变化
5V
10V
±5V
±10V
±2.5V
-2.5V TO 7.5V
没有变化
1588992fa
7
LINEAR [ LINEAR INTEGRATED SYSTEMS ]
