GAL26CLV12
低电压E
2
CMOS PLD
通用阵列逻辑™
特点
特点
•高性能ê
2
CMOS
®
技术
- 5 ns的最大传播延迟
- 最大频率= 200 MHz的
- 3.5 ns最大时钟输入到数据输出
- UltraMOS
®
先进的CMOS技术
• 3.3V低电压26CV12架构
- JEDEC兼容3.3V接口标准
- 输入和I / O接口与标准5V TTL器件
• ACTIVE PULL -UPS上的所有引脚
• E
2
电池技术
- 可重构逻辑
- 可编程细胞
- 100％测试/ 100 ％的收益率
- 高速电擦除（ <100ms ）
- 20年的数据保存
•十二个输出逻辑宏单元
- 最大的灵活性，复杂的逻辑设计
- 可编程输出极性
•下载所有的寄存器和上电复位
- 100 ％的功能可测性
•应用程序包括：
- 胶逻辑的3.3V系统
- DMA控制
- 状态机控制
- 高速图形处理
- 标准逻辑速度提升
•用于识别电子签名
I
功能框图
I / CLK
RESET
输入
8
I
8
I
8
I
8
I
OLMC
I / O / Q
OLMC
I / O / Q
OLMC
I / O / Q
可编程
与阵
(122X52)
OLMC
I / O / Q
10
OLMC
I / O / Q
I
12
OLMC
I / O / Q
I
12
OLMC
I / O / Q
I
10
OLMC
I / O / Q
I
8
I
8
I
8
I
8
OLMC
I / O / Q
OLMC
I / O / Q
OLMC
I / O / Q
OLMC
预设
I / O / Q
描述
该GAL26CLV12D ，在5纳秒最大传播延迟时间，
提供的性能比其5V对应高。该
GAL26CLV12D可以在3.3V和5V信号电平接口。
该GAL26CLV12D使用莱迪思半导体公司制造的
先进的3.3V ê
2
CMOS工艺制造，它结合了CMOS与
电可擦除（E
2
）浮栅技术。高速擦除
次（ <100ms ）使器件可以快速重新规划和
有效的。
通用架构提供了最大的设计灵活性
使输出逻辑宏单元（ OLMC ）被配置
该用户。
独特的测试电路和可编程细胞允许完全的交流，
直流电，并且在制造过程中进行功能测试。其结果是，晶格
安森美半导体提供100％的现场可编程性和功能 -
先进而精湛的所有GAL的产品。此外， 100擦除/写周期，
在超过20年的数据保存指定。
引脚配置
PLCC
I / CLK
I / O / Q
I / O / Q
26
25
I
I
2
4
I
I
I
VCC
I
I
I
I
5
I
28
I / O / Q
I / O / Q
I / O / Q
I / O / Q
GND
I / O / Q
I / O / Q
7
GAL26CLV12D
顶视图
23
9
21
11
12
14
16
19
18
I / O / Q
I / O / Q
I / O / Q
版权所有©1997莱迪思半导体公司的所有品牌或产品名称均为其各自所有者的注册商标。此处的规格和信息如有
更改，恕不另行通知。
I / O / Q
I
I
I
莱迪思半导体股份有限公司， 5555东北摩尔的Ct 。 ，俄勒冈州希尔斯伯勒97124 ， USA
电话： （ 503 ） 268-8000 ; 1-800- LATTICE ;传真（ 503 ） 268-8556 ; http://www.latticesemi.com
1997年7月
26clv12_02
1
LATTICE [ LATTICE SEMICONDUCTOR ]
