GAL20VP8
高速é
2
CMOS PLD
通用阵列逻辑™
特点
•高驱动器E
2
CMOS
®
GAL
®
设备
- TTL兼容64毫安输出驱动
- 15 ns最大传播延迟
- 最大频率= 80 MHz的
- 10 ns最大时钟输入到数据输出
- UltraMOS
®
先进的CMOS技术
•增强的输入和输出特性
- 施密特触发器输入
- 可编程的漏极开路或图腾柱输出
- 有源上拉式窗口中的所有输入和I / O引脚
• E
2
电池技术
- 可重构逻辑
- 可编程细胞
- 100％测试/ 100 ％的收益率
- 高速电擦除（ <100ms ）
- 20年的数据保存
•八个输出逻辑宏单元
- 最大的灵活性，复杂的逻辑设计
- 可编程输出极性
- 从架构兼容标准GAL20V8
•下载所有的寄存器和上电复位
- 100 ％的功能可测性
•应用程序包括：
- 理想的总线控制&总线仲裁逻辑
- 总线地址译码逻辑
- 内存地址，数据和控制电路
- DMA控制
•用于识别电子签名
I
8
I
OLMC
I / O / Q
功能框图
I / CLK
I
I
IMUX
CLK
8
OLMC
I / O / Q
可编程
与阵
(64 X 40)
8
OLMC
I / O / Q
I
8
OLMC
I / O / Q
I
8
OLMC
I / O / Q
I
8
OLMC
I / O / Q
I
8
I
8
OLMC
OE
OLMC
I / O / Q
I / O / Q
I
I
I
IMUX
I / OE
描述
该GAL20VP8 ，64 mA驱动能力和15 ns（最大值）
传播延迟时间是理想的总线和内存控制应用程序
阳离子。
该GAL20VP8使用莱迪思的制造
安森美半导体的高级电子商务
2
CMOS工艺相结合
与CMOS电可擦除（E
2
）浮栅技术。高
速擦写次数（ <100ms ）允许器件重新编程
快速，高效。
系统总线和存储器接口之前，需要控制逻辑
驱动总线或存储器接口信号。该GAL20VP8
结合了熟悉GAL20V8架构巴士司机
它的输出。通用架构提供了最大的设计flex-
ibility允许输出逻辑宏单元（ OLMC ）为CON组
由用户想通。该64毫安输出驱动省去了
额外的设备，以提供总线驱动能力。
独特的测试电路和可编程细胞允许完全的交流，
直流电，并且在制造过程中进行功能测试。其结果，
莱迪思半导体公司提供了100％的现场可编程性和
所有GAL产品的功能。此外， 100擦除/写周期
并且在超过20年的数据保存指定。
引脚配置
PLCC
I / CLK
I / CLK
I / O / Q
NC
DIP
1
24
I
I
I / O / Q
I
I
25
I / O / Q
I / O / Q
I
I
28
4
I
I
VCC
NC
I
I
I
11
12
9
7
5
I
2
I
26
I
I
VCC
I
I
I
I
I
I / OE
12
6
GAL
20VP8
18
I / O / Q
I / O / Q
I / O / Q
GND
I / O / Q
I / O / Q
I / O / Q
I / O / Q
13
I
GAL20VP8
顶视图
14
16
23
I / O / Q
NC
21
GND
I / O / Q
19
18
I / O / Q
I / OE
I / O / Q
版权所有©1997莱迪思半导体公司的所有品牌或产品名称均为其各自所有者的注册商标。此处的规格和信息如有
更改，恕不另行通知。
I / O / Q
I
I
NC
I
莱迪思半导体股份有限公司， 5555东北摩尔的Ct 。 ，俄勒冈州希尔斯伯勒97124 ， USA
电话： （ 503 ） 268-8000 ; 1-800- LATTICE ;传真（ 503 ） 268-8556 ; http://www.latticesemi.com
1997年12月
20vp8_03
1
LATTICE [ LATTICE SEMICONDUCTOR ]
