GAL20V8Z
GAL20V8ZD
零功耗ê
2
CMOS PLD
特点
•零功率ê
2
CMOS技术
— 100
µ
待机电流
- 输入瞬态检测的GAL20V8Z
- 专用掉电引脚上GAL20V8ZD
- 输入和输出锁存在断电
•高性能ê
2
CMOS技术
- 12 ns最大传播延迟
- 最大频率= 83.3兆赫
- 8 ns最大时钟输入到数据输出
- TTL兼容的16 mA输出驱动器
- UltraMOS
®
先进的CMOS技术
•电子电池技术
- 可重构逻辑
- 可编程细胞
- 100％测试/ 100 ％的收益率
- 高速电擦除（ <100ms ）
- 20年的数据保存
•八个输出逻辑宏单元
- 最大的灵活性，复杂的逻辑设计
- 可编程输出极性
- 从架构上类似于标准GAL20V8
•下载所有的寄存器和上电复位
- 100 ％的功能可测性
•应用程序包括：
•电池供电系统
- DMA控制
- 状态机控制
- 高速图形处理
•用于识别电子签名
I
8
OLMC
OE
功能框图
I / CLK
I
I
8
I
8
I /民进党
OLMC
IMUX
CLK
OLMC
I / O / Q
I / O / Q
可编程
与阵
(64 X 40)
8
OLMC
I / O / Q
2
I
8
OLMC
I / O / Q
I
8
OLMC
I / O / Q
I
8
OLMC
I / O / Q
I
8
I / O / Q
OLMC
I
I
I / O / Q
I
IMUX
I / OE
描述
该GAL20V8Z和GAL20V8ZD ，在100
µA
待机电流
为12ns传播延迟提供最高速度和最低
动力组合PLD在市场上。该
GAL20V8Z / ZD采用莱迪思半导体公司的AD-制造的
vanced零功率ê
2
CMOS工艺制造，它结合了CMOS与
电可擦除（E
2
）浮栅技术。
该GAL20V8Z使用输入瞬态检测（ ITD）放
器件在待机模式下，是能够模拟完整的功能
族体的标准GAL20V8的。该GAL20V8ZD利用
专用掉电引脚（ DPP ），以将设备置于待机模式。
它有19个输入可用于与阵列。
独特的测试电路和可编程细胞允许完全的交流，
直流电，并且在制造过程中进行功能测试。其结果是，晶格
安森美半导体提供100％的现场可编程性和功能 -
先进而精湛的所有GAL的产品。此外， 100擦除/写周期，
在超过20年的数据保存指定。
引脚配置
DIP
PLCC
I / CLK
I / O / Q
VCC
NC
I
I
I
I / C LK
I
I
25
I / O / Q
I / O / Q
23
I / O / Q
NC
21
1
2
3
4
5
6
7
8
9
10
11
12
24
23
VCC
I
I / O / Q
I / O / Q
I / O / Q
I / O / Q
4
I /民进党
I
I
NC
7
5
2
28
26
I / D P P
I
I
I
I
I
9
GAL20V8Z
GAL20V8ZD
顶视图
12
I
I
GAL
20V8Z
20V8ZD
22
21
20
19
I
I
I
I
I
GND
18
17
16
15
14
13
I / O / Q
I / O / Q
I / O / Q
I / O / Q
I
I / O ê
I / O / Q
I / O / Q
11
14
NC
GND
16
I / OE
I
18
I / O / Q
19
I / O / Q
版权所有©1997莱迪思半导体公司的所有品牌或产品名称均为其各自所有者的注册商标。此处的规格和信息如有
更改，恕不另行通知。
莱迪思半导体股份有限公司， 5555东北摩尔的Ct 。 ，俄勒冈州希尔斯伯勒97124 ， USA
电话： （ 503 ） 268-8000 ; 1-800- LATTICE ;传真（ 503 ） 268-8556 ; http://www.latticesemi.com
1997年12月
20v8zzd_03
1
LATTICE [ LATTICE SEMICONDUCTOR ]
