GAL20LV8ZD
低电压，零功耗ê
2
CMOS PLD
通用阵列逻辑™
特点
• 3.3V低电压，零功率运行
- JEDEC兼容3.3V接口标准
- 接口与标准5V TTL器件
— 50
µ
一个典型待机电流（ 100
µ
A（最大值） 。 ）
- 45毫安典型工作电流（ 55毫安最大。 ）
- 专用掉电引脚
•高性能ê
2
CMOS技术
- 兼容TTL均衡8毫安输出驱动
- 15 ns最大传播延迟
- 最大频率= 62.5兆赫
- 10 ns最大时钟输入到数据输出
- UltraMOS
®
先进的CMOS技术
• E
2
电池技术
- 可重构逻辑
- 可编程细胞
- 100％测试/ 100 ％的收益率
- 高速电擦除（ <100ms ）
- 20年的数据保存
•八个输出逻辑宏单元
- 最大的灵活性，复杂的逻辑设计
- 可编程输出极性
•下载所有的寄存器和上电复位
- 100 ％的功能可测性
•应用程序包括：
- 胶逻辑的3.3V系统
- 非常适合混合3.3V和5V系统
•用于识别电子签名
功能框图
I / CLK
I
I
IMUX
CLK
8
OLMC
I
8
民进党
OLMC
I / O / Q
I / O / Q
可编程
与阵
(64 X 40)
8
OLMC
I / O / Q
I
8
OLMC
I / O / Q
I
8
OLMC
I / O / Q
I
8
OLMC
I / O / Q
I
8
OLMC
I
8
OLMC
OE
I / O / Q
I
I
I / O / Q
I
IMUX
I / OE
描述
该GAL20LV8ZD ，在100
µA
待机电流和15ns的传播
延迟提供了最高速度低电压的PLD中的可用
市场。该GAL20LV8ZD使用莱迪思的制造
安森美半导体先进3.3V ê
2
CMOS工艺制造，其中的COM
bines与CMOS电可擦除（E
2
）浮栅技术。
该GAL20LV8ZD采用专用掉电引脚（ DPP）到
使系统进入待机模式。它有19个输入可用于
与阵列，并能够与3.3V和标接口的
准5V器件。
独特的测试电路和可编程细胞允许完全的交流，
直流电，并且在制造过程中进行功能测试。其结果，
莱迪思半导体公司提供了100％的现场可编程性和
所有GAL产品的功能。此外， 100擦除/写周期
并且在超过20年的数据保存指定。
引脚配置
PLCC
I / CLK
VCC
NC
I / O / Q
I
4
民进党
I
I
NC
I
I
I
11
12
I
I
I
2
28
I
5
26
25
I / O / Q
I / O / Q
7
GAL20LV8ZD
顶视图
23
I / O / Q
NC
9
21
I / O / Q
I / O / Q
14
NC
GND
16
I / OE
I
19
18
I / O / Q
I / O / Q
版权所有©1997莱迪思半导体公司的所有品牌或产品名称均为其各自所有者的注册商标。此处的规格和信息如有
更改，恕不另行通知。
莱迪思半导体股份有限公司， 5555东北摩尔的Ct 。 ，俄勒冈州希尔斯伯勒97124 ， USA
电话： （ 503 ） 268-8000 ; 1-800- LATTICE ;传真（ 503 ） 268-8556 ; http://www.latticesemi.com
1997年12月
20lv8zd_03
1
LATTICE [ LATTICE SEMICONDUCTOR ]
