LatticeECP2 / M系列数据表
介绍
2008年6月
数据表DS1006
特点
■
对于系统集成的高逻辑密度
• 6K到95K LUT的
• 90到583个I / O
■
工程预制的源同步I / O
• DDR寄存器中的I / O单元
•专用齿轮逻辑
•源同步标准的支持
- SPI4.2 ， SFI4 （ DDR模式） ， XGMII
- 高速ADC / DAC器件
•专用的DDR和DDR2内存的支持
- DDR1 ： 400 （ 200MHz的） / DDR2 ： 533 （ 266MHz的）
•专用DQS支持
■
嵌入式SERDES （ LatticeECP2M的专用）
•数据速率250 Mbps至3.125 Gbps的
•最多16个通道每个设备
的PCI Express ，以太网（千兆以太网， SGMII ） ， OBSAI ，
CPRI和串行RapidIO 。
■
的sysDSP ™块
• 3〜 42的块为高性能的乘法和
积累
•每个模块支持
- 一个36X36 ，四18X18或八个9X9乘法器
■
可编程sysI / O ™缓冲器支持
接口种类繁多
•
•
•
•
•
•
•
•
•
•
•
LVTTL和LVCMOS 33/25/18/15/12
SSTL 18年3月2日I，II
HSTL15 I和HSTL18一，二
PCI和差分HSTL ， SSTL
LVDS ，RSDS总线LVDS ， MLVDS ， LVPECL
1149.1边界扫描标准
为CON组fi guration的I / O专用银行
SPI FL开机界面灰
支持双启动映像
的TransFR ™I / O进行简单的网络场更新
软错误检测宏嵌入
■
灵活的存储资源
• 55Kbits到5308Kbits的sysMEM ™嵌入式
RAM块（ EBR ）
- 18Kbit块
- 单人，伪双核和真双端口
- 字节使能模式支持
• 12K到202Kbits分布式RAM
- 单端口和伪双端口
■
灵活的设备CON组fi guration
■
SYSCLOCK模拟PLL和DLL
•两个GPLLs和每台设备最多六个SPLLs
- 时钟乘法，除法，相&延迟调整
- 动态调整PLL
•两个每个设备通用的DLL
■
可选比特流加密
（只的LatticeECP2 / M“ S”版本）
■
系统级支持
• ispTRACY ™内部逻辑分析仪功能
•片上振荡器，用于初始化&一般用途
• 1.2V电源
表1-1 。的LatticeECP2 （包括“S系列” ）系列选购指南
设备
的LUT （ K）
分布式RAM （千位）
EBR SRAM （千位）
EBR块SRAM
sysDSP模块
18x18乘法器
GPLL + SPLL + DLL
最大可用I / O
封装和I / O组合
144引脚TQFP （ 20 ×20 MM）
208引脚PQFP （ 28 ×28 MM）
256球引脚fpBGA （ 17× 17mm）的
484球引脚fpBGA （ 23 ×23 MM）
672球引脚fpBGA （ 27 ×27 MM）
900球引脚fpBGA （ 31 ×31 MM）
190
90
93
131
193
297
131
193
331
402
331
450
339
500
500
583
ECP2-6
6
12
55
3
3
12
2+0+2
190
ECP2-12
12
24
221
12
6
24
2+0+2
297
ECP2-20
21
42
276
15
7
28
2+0+2
402
ECP2-35
32
64
332
18
8
32
2+0+2
450
ECP2-50
48
96
387
21
18
72
2+2+2
500
ECP2-70
68
136
1032
60
22
88
2+4+2
583
©2007莱迪思半导体公司莱迪思的所有商标，注册商标，专利和网站上列出的www.latticesemi.com/legal 。所有其他品牌
或产品名称均为其各自所有者的注册商标。本文中的说明和信息，如有变更，恕不另行通知。
www.latticesemi.com
1-1
DS1006
Introduction_01.7
LATTICE [ LATTICE SEMICONDUCTOR ]
